「memory structure」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

By this, the substrate can move freely on the base, and in such manner, a plate type memory card connector structure is formed.例文帳に追加

これにより、該基体は該ベース上において自在に移動可能な状態となり、こうして、プレート式メモリカードコネクタ構造を形成する。 - 特許庁

SILICON NANO CRYSTAL, MANUFACTURING METHOD THEREOF FLOATING-GATE MEMORY CAPACITOR STRUCTURE AND MANUFACTURING METHOD THEREOF例文帳に追加

シリコンナノ結晶の作製方法、シリコンナノ結晶、フローティングゲート型メモリキャパシタ構造の作製方法、及びフローティングゲート型メモリキャパシタ構造 - 特許庁

METHOD AND OPERATING CONDITION FOR PREPARING HIGH PERFORMANCE LOGIC AND EEPROM MEMORY STRUCTURE INTEGRATED WITH NVRAM例文帳に追加

高性能論理およびＮＶＲＡＭと統合されたＥＥＰＲＯＭメモリ構造を作成する方法、およびそのための動作条件 - 特許庁

To provide technique for improving a manufacturing yield of a semiconductor device including a non-volatile memory cell having a split-gate structure.例文帳に追加

スプリットゲート構造の不揮発性メモリセルを有する半導体装置において、製造歩留まりを向上できる技術を提供する。 - 特許庁

In addition, since a function to recording data in an external memory is omitted, considerable cost reduction by simplification of the hard structure is enabled.例文帳に追加

加えて外部メモリへのデータ記録機能を省略したので、ハード構成の簡略化による大幅なコストダウンが可能となる。 - 特許庁

To provide a nonvolatile semiconductor memory having a hierarchical bit line structure, which allows a reduction in a chip area and an increase in speed.例文帳に追加

階層ビットライン構造を有する不揮発性半導体メモリにおいて、チップ面積の縮小化及び高速化が望まれている。 - 特許庁

The E-CAD analysis is performed on the flat representation, the results are recorded, and the flat data structure is deleted from memory.例文帳に追加

Ｅ−ＣＡＤ分析がフラットな表現上で実行され、結果は記録され、フラットなデータ構造はメモリから削除される。 - 特許庁

SCALABLE SHARED MEMORY MULTIPROCESSOR COMPUTER SYSTEM HAVING EFFICIENT BUS MECHANISM AND REPEAT CHIP STRUCTURE HAVING COHERENCE CONTROL例文帳に追加

効率的なバス機構及びコヒーレンス制御を有する繰り返しチップ構造を有するスケーラブル共用メモリ・マルチプロセッサ・コンピュータ・システム - 特許庁

SPLIT GATE NAND FLASH MEMORY STRUCTURE AND ARRAY, PROGRAMMING METHOD OF THE SAME, ERASURE METHOD AND READOUT METHOD, AND MANUFACTURING METHOD例文帳に追加

分割ゲートＮＡＮＤフラッシュメモリ構造及びアレイ、そのプログラミング方法、消去方法及び読み出し方法、並びに、製造方法 - 特許庁

To provide a semiconductor memory device which has hierarchical bit line structure and in which high speed read-out can be performed even under low voltage.例文帳に追加

階層的なビット線構造を有し、低電圧下でも高速な読み出しが可能な半導体記憶装置を提供する。 - 特許庁

PORE STRUCTURE, ITS PRODUCTION METHOD, MEMORY DEVICE, ITS PRODUCTION METHOD, ADSORPTION AMOUNT ANALYZER, AND MAGNETIC RECORDING MEDIUM例文帳に追加

細孔構造体及びその製造方法、メモリ装置及びその製造方法、吸着量分析装置、並びに磁気記録媒体 - 特許庁

GATE STRUCTURE OF INTEGRATED CIRCUIT MEMORY DEVICE HAVING CHARGE STORING NANO CRYSTALS IN METAL OXIDE DIELECTRIC FILM AND METHOD OF FORMING THE SAME例文帳に追加

金属酸化物絶縁膜内に電荷保存ナノクリスタルを有する集積回路メモリ装置のゲート構造物及びその形成方法 - 特許庁

To create thumbnail images from video content without using a special memory structure or requiring a long time for processing.例文帳に追加

特殊な記憶構造を用いることなく、また、長時間を要する処理を経ずに動画コンテンツからサムネイル画像を作成する。 - 特許庁

FLASH MEMORY DEVICE, DIELECTRIC THEREOF COMPRISING DIELECTRIC FILM OF LAMINATED STRUCTURE CONTAINING ZIRCONIUM OXIDE FILM, AND MANUFACTURING METHOD THEREFOR例文帳に追加

ジルコニウム酸化膜を含む積層構造の誘電膜を備えたフラッシュメモリ素子の誘電体、フラッシュメモリ素子及びそれらの製造方法 - 特許庁

The structure 100 is compatible with a polysilicon diode and is provided with a low priced unipolar rewritable variable resistor memory device.例文帳に追加

メモリ構造100は、多結晶シリコンダイオードとの互換性を有し、低コスト単極書き換え可能可変抵抗メモリ素子を備える。 - 特許庁

To provide a multiple bit nonvolatile memory device using a double gate structure and local charge capture, and a manufacturing method thereof.例文帳に追加

二重ゲート構造と局地的な電荷捕獲を利用した多重ビット不揮発性メモリ素子及びその製造方法を提供する。 - 特許庁

An input port and an output port connect the hierarchical memory device in a daisy-chain hierarchy or a tree structure with other memories.例文帳に追加

入力ポート及び出力ポートが、デイジー・チェーン階層又はツリー構造において階層メモリ・デバイスを他のメモリと接続する。 - 特許庁

This ferromagnetic shape memory alloy has a composition containing, by atom, 5 to 70% Co, 5 to 70% Ni and 5 to 50% Al, and the balance inevitable impurities and has a single phase structure composed of a βphase with a B2 structure or a dual phase structure composed of a γ phase with an fcc structure and a β phase with a B2 structure.例文帳に追加

Coを５〜70原子％，Niを５〜70原子％，Alを５〜50原子％含有し、残部が不可避的不純物からなる組成と、Ｂ２構造のβ相からなる単相組織またはｆｃｃ構造のγ相とＢ２構造のβ相からなる２相組織とを有する強磁性形状記憶合金とする。 - 特許庁

To provide a memory board test device which can perform a test by applying a test pattern signal from any connection part side in a memory board having such a structure that a plurality of memory chips are incorporated, these memory chips are connected in parallel and both ends of these connection lines being connected in parallel are connected to the connection parts of one side and the other side.例文帳に追加

複数のメモリチップを搭載し、これら複数のメモリチップを並列接続し、この並列接続した接続線の両端を一方と他方の接続部に接続した構造のメモリボードにおいて、何れの接続部側からでも試験パターン信号を印加して試験を行うことができるメモリボード試験装置を提供する。 - 特許庁

The heat dissipating structure 100 is equipped with a first supporting body 30 with a first memory device 12 mounted thereon detachably, a second supporting body 30 with a second memory device 12 mounted thereon detachably, a heat receiving unit 41 arranged between the first memory device 12 and the second memory device 12, a guide mechanism 20 and a fixing mechanism 200.例文帳に追加

放熱構造１００は、第１記憶装置１２が着脱可能に装着された第１支持体３０と、第２記憶装置１２が着脱可能に装着された第２支持体３０と、第１記憶装置１２と第２記憶装置１２の間に配置された受熱部４１と、案内機構２０と、固定機構２００とを具備する。 - 特許庁

To provide a mounting structure, capable of reducing a memory size and sufficiently ensuring the interval between a word line and first and second charge accumulation sections for recording information for changing a memory cell into an array for a memory, that can make a semiconductor non-volatile memory cell operate by a simpler method and can reduce the manufacturing cost.例文帳に追加

半導体不揮発性メモリセルをより簡便な方法で動作させることができ、かつ製造コストの低減が可能であるメモリについて、メモリサイズの低減化とともに、ワード線と、情報を記録する第１及び第２電荷蓄積部との間隔を十分に確保してメモリセルをアレイ化できる実装構造を提供する。 - 特許庁

In the semiconductor memory device, an upper face of a third underlayer electrode layer 33c of the capacitor element CP is formed into a concavo-convex structure, and a capacitor insulating film 34c is formed into a three-dimensional structure.例文帳に追加

半導体記憶装置において、キャパシタ素子ＣＰの第３下層電極層３３ｃの上面を凹凸構造してキャパシタ絶縁膜３４ｃを立体的構造にする。 - 特許庁

To provide a nonvolatile semiconductor storage device, having a laminate type memory structure, which has a hierarchic selective transistor having a simpler structure than before.例文帳に追加

積層型メモリ構造を有する不揮発性半導体記憶装置において、従来に比して簡易な構造の階層選択トランジスタを有する不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a method for producing a multi-voltage flash memory integrated circuit structure on a semiconductor substrate (16), having a plurality of shallow trench isolations (18) and a floating gate structure (22).例文帳に追加

複数のシャロートレンチアイソレーション（１８）とフローティングゲート構造（２２）とを有する半導体基板（１６）の上に多電圧フラッシュメモリ集積回路構造を製造するための方法を提供する。 - 特許庁

A plurality of lighting units each having a structure of a LED 201, a photosensor 202, a control part 203, a memory 204, and a communication part 102 are arranged on the surface of a structure such as a floor.例文帳に追加

ＬＥＤ２０１、フォトセンサ２０２、制御部２０３、メモリー２０４、そして通信部１０２という構成の照明ユニットを床面などの構造物の表面に複数個配置する。 - 特許庁

The memory part 10 has a work area 11 for storing work data of a tree structure and a data storage area 12 for storing the same data as the work data as a different structure.例文帳に追加

メモリ部１０は、ツリー構造の作業用データを格納する作業領域１１と、作業用データと同じデータを異なった構造として保存するデータ保存領域１２とを有する。 - 特許庁

The solid memory has recording layers including a laminate structure of which the electric characteristics varies according to phase separation, wherein the laminate structure constitutes a superlattice structure composed of a film containing Sb atoms and a film containing Ge atoms.例文帳に追加

本発明の固体メモリは、相分離により電気特性が変化する積層構造を含む記録層を備えており、上記積層構造は、Ｓｂ原子を含む膜とＧｅ原子を含む膜とから成る、超格子構造を構成している。 - 特許庁

The memory cell of the nonvolatile semiconductor memory is formed into a three-dimensional structure, and hot electrons caused by interband tunneling are generated near a drain, and further, the hot electrons are so injected into a charge accumulating layer disposed at a large solid angle with respect to to the end of its drain by the three-dimensional structure as to perform data writing.例文帳に追加

メモリセルを３次元構造化し、ドレイン付近にバンド間トンネリングによるホットエレクトロンを発生させ、このホットエレクトロンを３次元化によりドレイン端に対して大きな立体角で配置される電荷蓄積層に注入してビットデータの書き込みを行う。 - 特許庁

The information storage film constituting the one memory structure is formed substantially simultaneously using the same process stage, and the lower-part and upper-part through holes constituting the one memory structure are formed in order using mutually different step stages.例文帳に追加

１つのメモリ構造体を構成する情報貯蔵膜は同一の工程段階を利用して実質的に同時に形成され、１つのメモリ構造体を構成する下部及び上部貫通ホールは互いに異なる工程段階を利用して順に形成され得る。 - 特許庁

To provide a data transfer controller for constructing a node relationship of a network and a memory structure into the same/similar structures for easily setting increase/decrease of nodes, change in a network structure and the like to a data transfer function of communication using a distributed shared memory.例文帳に追加

ネットワークのノード関係とメモリ構造とを一致或いは近い構造にし、ノードの増減やネットワーク構造の変更などを分散共有メモリを用いた通信のデータ転送機能に対して容易に設定することができるデータ転送制御装置を提供する。 - 特許庁

The present invention relates to an organic memory device having a structure where an organic compound layer is sandwiched between a pair of conductive layers, wherein a data write-in to the organic memory device is performed by a laser irradiation using a laser irradiation device.例文帳に追加

一対の導電層に有機化合物層が挟まれた構造を有する有機メモリ素子において、該有機メモリ素子へのデータの書き込みをレーザ照射装置を用いたレーザ照射により行う。 - 特許庁

The AP server 12 has a memory 26, a data processing part 22 for commanding the DB server 14 to read data, and a data compression section 24 for converting data transmitted from the DB server 14 into data of a tree structure and storing it in the memory 26.例文帳に追加

APサーバ12は、メモリ26と、DBサーバ14に対しデータの読み出しを指令するデータ処理部22と、DBサーバ14から送信されたデータを木構造のデータに変換し、メモリ26に格納するデータ圧縮部24を備える。 - 特許庁

Here, in the semiconductor memory device formed in an NAND structure connecting the memory cells in series, the gates of the read transistors are arranged in a staggered pattern, and the read word line and the write word line are shared.例文帳に追加

ここで、記憶セルを直列に接続し、ＮＡＮＤ構造とした半導体メモリ装置で、読み出しトランジスタのゲートを互い違いに配置し、読み出しワード線と書き込みワード線を共用する。 - 特許庁

To obtain a data memory medium having a data structure called disc control block(DCB) for recording management and control information for data memory media adaptable to future necessities.例文帳に追加

将来の必要性に適応することが可能なデータ記憶媒体用の管理及び制御情報を記録するためのディスク制御ブロック(DCB)と呼ばれるデータ構造(108,110,200,300)を有するデータ記憶媒体(100)を提供すること。 - 特許庁

To achieve a structure in which array size is small and layout area does not increase so that leak current of non-selected memory cell can be substantially reduced in a nonvolatile memory device using a variable resistance element.例文帳に追加

抵抗変化型素子を用いた不揮発性記憶装置について、非選択メモリセルの漏れ電流を十分に低減できるよう、アレイサイズが小さく、かつ、レイアウト面積が増大しない構造を実現する。 - 特許庁

In the upper part of a memory cell region where a transistor array of the stack type gate structure including a stray gate is formed, a barrier including Ti covering the memory cell region is formed and a passivation layer is also formed at the upper part thereof.例文帳に追加

浮遊ゲートを持つスタック型ゲート構造のトランジスタアレイが形成されたメモリセル領域の上方に、メモリセル領域を覆うＴｉ含有バリアを形成し、その上方にパッシベーション層を形成する。 - 特許庁

To provide a NAND type flash memory device having a multi-plane structure, capable of simultaneously copyback-programming a cell connected to an even bit line and a memory cell connected to an odd bit line within one page.例文帳に追加

一つのページ内のイブンビットラインに接続されたセルとオッドビットラインに連結されたメモリセルとを同時にコピーバックプログラムすることが可能な、マルチプレーン構造を有するＮＡＮＤ型フラッシュメモリ装置の提供。 - 特許庁

A memory cell 80 has a 3T1J type three-dimensional structure in which memory transistors TR1 to TR3 and a TMR element TMR1 are provided in an element formation region 100 in a square-pole shape.例文帳に追加

メモリセル８０は、四角柱形状の素子形成領域１００にメモリトランジスタＴＲ１乃至３とＴＭＲ素子ＴＭＲ１が設けられた３Ｔ１Ｊ型の３次元構造のメモリセルである。 - 特許庁

Delay circuits and line buffers having various lengths are realized by adopting a line memory configuration having a link structure, and the plural signal processing parts in a signal processing integrated circuit share the shared line memory.例文帳に追加

リンク構造を持ったラインメモリ構成をとることで、様々な長さの遅延回路やラインバッファを実現し、信号処理集積回路内の複数の信号処理部で共用するラインメモリをシェアリングする。 - 特許庁

To provide a cache memory and a control method therefore which can determine stack smashing by making improvements mainly to a cache memory without significantly affecting the inner structure of a processor.例文帳に追加

プロセッサの内部構造に大きな影響を与えることなく、主にキャッシュ・メモリに対して改良を加えることでスタック・スマッシングを判別可能なキャッシュ・メモリ及びその制御方法を提供する。 - 特許庁

The display unit 130 for displaying memory information of the memory chip 120 includes a display unit circuit board 132, a drive IC 134, a passive element 136, a packet structure part 138, and a display device 140.例文帳に追加

メモリチップ１２０のメモリ情報を表示するための表示ユニット１３０は、表示ユニット回路基板１３２、駆動ＩＣ１３４、受動エレメント１３６、パケット構造部１３８、表示装置１４０を含む。 - 特許庁

This method includes that a plurality of check values are generated from contents of memory and that each check value of the plurality of check values is associated with a respective page in a memory system in a stated data structure.例文帳に追加

本方法は、メモリの内容から複数のチェック値を生成すること、および所定のデータ構造において、複数のチェック値の各チェック値をメモリシステムにおけるそれぞれのページに関連付けることを含む。 - 特許庁

To provide an image processing method and an image processing apparatus which use a small amount of memory capacity by preventing an excess memory from being needed in the process of generating and compressing a file format of a multilayer structure.例文帳に追加

マルチレイヤ構造のファイルフォーマットを生成して圧縮する過程において、メモリが余分に必要にならないようにし、使用するメモリ容量が少ない画像処理方法と画像処理装置を実現する。 - 特許庁

To provide a nonvolatile semiconductor memory transistor having a structure using an island-shaped semiconductor and a nonvolatile semiconductor memory manufacturing method which can increase capacitance between a floating gate and a control gate.例文帳に追加

浮遊ゲートと制御ゲート間の容量を大きくすることができる、島状半導体を用いた構造を持つ不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法を提供する。 - 特許庁

To provide a method and a structure capable of effectively mapping memory address designation of a multiprocessing system for emulating by using virtual memory address designation of another multiprocessing system.例文帳に追加

他のマルチプロセッシング・システムの仮想メモリ・アドレス指定を使用してエミュレートするときに、あるマルチプロセッシング・システムのメモリ・アドレス指定を効果的にマッピングすることができる方法および構造を提供すること。 - 特許庁