「memory structure」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

To provide a tool for generating an exact and optimum memory set on an integrated circuit from combination of memory structure automatically created from usable spreading and/or a logic array.例文帳に追加

利用可能な拡散及び／又はロジック・アレイから自動的に生成されたメモリ構造の組合せから、集積回路上に正確かつ最適なメモリ・セットを生成するツールを提供すること。 - 特許庁

To provide a memory cell structure in which the tolerance of a magnetization inversion current can be extended in order to more improve mass production yield, storage capacity, an access time, or the like of a magnetic memory device than heretofore.例文帳に追加

磁気メモリ装置の量産歩留まり、記憶容量、アクセス時間等を従来よりも改善すべく、許容される磁化反転電流の範囲を拡大可能なメモリセル構造を提供する。 - 特許庁

The image structure conversion is carried out by reading the 720p signals from a frame memory 2 according to the address access of a memory control unit 5 so that the image of one frame is divided into four regions in a horizontal direction.例文帳に追加

画像構造変換はメモリ制御器５のアドレスアクセスにより、フレームメモリ２から７２０ｐ信号を１フレームの画像が水平方向に４分割されて読み出すことで実行される。 - 特許庁

A three-dimensional structure (3DS) memory (100) allows for the physical separation of the memory circuits (103) and the control logic circuit (101) onto different layers, such that each layer is separately optimized.例文帳に追加

各層が別々に最適化されるように、別々の層（１０３）上へのメモリ回路（１０３）および制御論理回路（１０１）の物理的分離が可能な三次元（３ＤＳ）メモリ（１００）。 - 特許庁

A bit line 12 is arranged within a closed magnetic path of a magnetic memory cell 11 having a closed magnetic path structure, and a word line 13 is arranged to be orthogonal to the bit line 12 on the magnetic memory cell 11 via an insulating layer 26.例文帳に追加

閉磁路構造を有する磁気メモリセル１１の閉磁路内にビット線１２を設け、磁気メモリセル１１上に絶縁層２６を介してワード線１３を直交配列する。 - 特許庁

To relax an electric field of a gate insulating film of a selection transistor while preventing a bird's beak from being formed in a memory cell region even when a MONOS structure is used for a memory cell.例文帳に追加

メモリセルにＭＯＮＯＳ構造が用いられる場合においても、メモリセル領域にバーズビークが形成されるのを防止しつつ、選択トランジスタのゲート絶縁膜の電界を緩和する。 - 特許庁

To provide a memory device with a highly versatile structure in which various kinds of memory devices can be manufactured per unit time and a stacked semiconductor substrate, and to provide a method of manufacturing them.例文帳に追加

多様な種類のメモリデバイスを単位時間あたりにより多く製造できるような汎用性の高い構造を備えたメモリデバイス、積層半導体基板、これらの製造方法を提供する。 - 特許庁

To provide a semiconductor memory unit having a structure for improving the yield in the production process of a semiconductor memory unit by forming a contact plug in high yield, and to provide a production method therefor.例文帳に追加

コンタクトプラグを高い歩留まりにて形成し、半導体記憶装置の製造過程における歩留まりを向上させる構造の半導体記憶装置及びその製造方法を提供する。 - 特許庁

To provide a semiconductor memory device with a new structure that is capable of retaining memory contents under no-power condition (nonvolatile) and has no restriction of the number of writings.例文帳に追加

電力が供給されない状況でも記憶内容の保持が可能（不揮発性）で、且つ、書き込み回数にも制限が無い、新たな構造の半導体記憶装置を提供する。 - 特許庁

A resistive element R of a phase change memory has a laminated structure comprising a lower electrode 121, a piezoelectric material layer 122, a barrier layer 123, a memory layer 124, and upper electrode 125.例文帳に追加

相変化メモリの抵抗素子Ｒは、下部電極１２１、圧電材料層１２２、バリア層１２３、記憶層１２４および上部電極１２５の積層構造で構成されている。 - 特許庁

Address data which the controller receives when accessing the first memory cells and address data which is received from outside when accessing the second memory cells are the same in their data structure.例文帳に追加

第１のメモリセルにアクセスする場合にコントローラが受信するアドレスデータのデータ構造と、第２のメモリセルにアクセスする場合に外部から受信するアドレスデータのデータ構造とは同一である。 - 特許庁

An LDPC decoder (305) includes a memory (901,1101) which stores a mapping matrix that satisfies a plurality of parallel decodable conditions for permitting a lumped memory structure (901,1101).例文帳に追加

ＬＤＰＣデコーダ（３０５）は、ランプメモリ構造（９０１，１１０１）を可能にする複数の並列デコード可能な条件を充足するマッピング行列を記憶するメモリ（９０１，１１０１）を含む。 - 特許庁

To provide an operating method of a memory device, in which the reliability of the memory device is unaffected by a bird's beak effect caused by a shallow trench isolation structure, and the operation speed is very high.例文帳に追加

メモリ素子の信頼性が浅いトレンチ隔離構造によって生じるバードビーク効果によって影響されず、動作速度が非常に速い、メモリ素子の動作方法を提供すること。 - 特許庁

To provide a split gate type memory device having a structure agreeing with cell condensation, and to provide a method of manufacturing split gate type memory device by which the problem of erroneous alignment caused by photolithography can be eliminated.例文帳に追加

セル縮少に適合した構造を有するスプリットゲート型メモリ素子と、フォトリソグラフィによる誤整列問題のないスプリットゲート型メモリ素子の製造方法とを提供する。 - 特許庁

To provide a semiconductor memory device in which dispersion of read-out current can be suppressed using a memory cell having one transistor structure in which a floating channel body is a storage node.例文帳に追加

フローティングのチャネルボディを記憶ノードとする１トランジスタ構造のメモリセルを用いて、読み出し電流のばらつきを抑制することを可能とした半導体メモリ装置を提供する。 - 特許庁

These memory cells are provided with a structure, comprising a selecting element, a heating and/or barrier plate layer and a phase change memory element, which are arranged so as to be orthogonal to the intersecting point between the bit line and the word line.例文帳に追加

これらのメモリセルは、ビットラインとワードラインとの交差点に垂直に配置された、選択素子と、加熱及び／又は障壁プレート層と、相変化メモリ素子とを含む構造を備える。 - 特許庁

To provide a remapping control method for flash memory and a structure for flash memory therefor, with which the states of a block and a unit can be recorded and processed while minimizing the number of times of partial recording.例文帳に追加

部分記録回数を最小化しつつ、ブロック及びユニットの状態を記録かつ処理できるフラッシュメモリの再写像制御方法及びこれによるフラッシュメモリの構造を提供する。 - 特許庁

A data structure converter 4-2 traces pointers in the order, starting from a leading element by using an address of the leading element for the data in the list structure, discretely disposed on the memory 5 and converts the data into data in an array structure.例文帳に追加

データ構造変換部４−２は、メモリ５上に離散的に配置されているリスト構造のデータに対し、先頭要素のアドレスを用いて、先頭要素からポインタを順に追跡し、配列構造のデータに変換する。 - 特許庁

The power saving memory access control unit has structure for controlling memory access so as to include a non-interleaving area in a bank to be self-refreshed at the time of using the power saving mode of the mobile SDRAM and structure for controlling memory access by dividing areas into an area for performing an interleaving access and an area for performing a non-interleaving access in a normal mode.例文帳に追加

モバイルＳＤＲＡＭの省電力モード使用時にセルフリフレッシュを行うバンクに対して、ノンインタリーブ領域を有するようにメモリにアクセスする制御を行う仕組みを有し、通常モード時はインタリーブアクセスを行う領域と、ノンインタリーブアクセスを行う領域に分けてメモリにアクセスする制御を行う仕組みを有する。 - 特許庁

Storage blocks are allocated by discriminating storage blocks by using at least a piece of the data structure in the main memory, changing at least a piece of the data structure in the main memory and allocating allocation states to the blocks on the disk.例文帳に追加

主メモリ内の少なくとも１つのデータ構造を用いて、記憶ブロックを識別し、主メモリ内の少なくとも１つのデータ構造を変更して、ディスク上のブロックに対して、割当て状況を割当てることにより、記憶ブロックが割当てられる。 - 特許庁

Preferred embodiments of the present invention can be used to rapidly navigate to one single bit cell in a memory array or similar structure, for example to characterize or correct a defect in individual bit cells in the memory array or similar structure.例文帳に追加

例えばメモリ・アレイまたは類似の構造内の個々のビット・セルの欠陥を特徴づけまたは補正するために、本発明の好ましい実施形態を使用して、メモリ・アレイまたは類似の構造内の単一のビット・セルへ迅速にナビゲートすることができる。 - 特許庁

On detecting that a compact memory card is set, a parameter acquisition section 421 acquires parameters required to determine a structure of a directory cache (for example, cluster size information) from the compact memory card, and notifies the acquired parameter to a cache structure determination section 422.例文帳に追加

パラメータ取得部４２１は、小型メモリカードが装着されたのを検知すると、小型メモリカードから、ディレクトリキャッシュの構造を決定するのに必要なパラメータ（例えば、クラスタサイズ情報）を取得し、取得したパラメータを、キャッシュ構造決定部４２２に通知する。 - 特許庁

A manganese oxide memory element having a huge electric resistance memory function uses manganese oxide having a 214 type crystal structure such as Eu_0.5Ca_1.5MnO_4 or a manganese oxide having a 327 type crystal structure such as PrCa_2Mn_2O_7.例文帳に追加

巨大電気抵抗メモリ機能を有するマンガン酸化物メモリ素子において、Ｅｕ_0.5 Ｃａ_1.5 ＭｎＯ_4 のような２１４型結晶構造をもつマンガン酸化物、もしくはＰｒＣａ_2 Ｍｎ_2 Ｏ_7 のような３２７型結晶構造をもつマンガン酸化物を用いる。 - 特許庁

After generating the discriminating directory, the saving execution part 38 forms a directory structure where the subdirectory of the memory card 14 is located in the low rank layer of the discriminating directory, and, with the directory structure, saves the image data of the memory card 14 in the external recording device 36.例文帳に追加

識別ディレクトリ作成後、保存実行部３８は識別ディレクトリの下位層にメモリーカード１４のサブディレクトリが位置するディレクトリ構造を生成し、そのディレクトリ構造でメモリーカード１４の画像データを外部記憶装置３６に保存する。 - 特許庁

The information processor 1 can be constituted by easily adding a sub-processor 8 without breaking down the structure comprised of a main processor 2 and a memory controller 4 connected via a main processor system bus 3, namely, without breaking down the existing general-purpose structure by connecting the sub-processor 8 between the memory controller 4 and a memory 10 via a memory bus bridge 6.例文帳に追加

情報処理装置１では、メモリコントローラ４とメモリ１０との間にメモリバスブリッジ６を介してサブプロセッサ８を接続するようにしたことにより、メインプロセッサシステムバス３を介して接続されるメインプロセッサ２とメモリコントローラ４とからなる構成をくずさずに、すなわち既存の汎用的な構成をくずさずに容易にサブプロセッサ８を追加して構成することができる。 - 特許庁

In the peripheral section of the MTJ memory cell array 10 in which formal MTJ memory cells MC for storing data are arranged in a queue, shape-dummied cells SDC which are designed to have the same dimension and structure as the memory cells MC have are further provided.例文帳に追加

データ記憶を実行する正規のＭＴＪメモリセルＭＣが行列状に配置されるＭＴＪメモリセルアレイ１０の周辺部において、ＭＴＪメモリセルの同様の寸法および構造で設計された形状ダミーセルＳＤＣがさらに設けられる。 - 特許庁

In a system wherein a memory has a hierarchical structure, when detection of the leading address of a main memory is started after occurrence of a cache mistake, an instruction to detect the leading address of the main memory is detected and an arithmetic unit is switched to a first low power mode.例文帳に追加

メモリが階層構造となっているシステムにおいて、キャッシュミスが生じた後、メインメモリの先頭アドレスの検出に入った時に、メインメモリの先頭アドレスを検出する命令を検出して演算器を第１の低電力モードに切り替える。 - 特許庁

To provide a magnetic memory cell having an MTJ laminate structure capable of preventing the occurrence of a short circuit, and to provide a method of manufacturing the same.例文帳に追加

ショートの発生を防止可能なＭＴＪ積層構造を有する磁気メモリセルおよびその製造方法を提供する。 - 特許庁

To provide a package structure and its manufacturing method capable of responding to the capacity and speed of a memory which increase at quick speed.例文帳に追加

速い速度で増加するメモリの容量と速度に対応することができるパッケージ構造と製造方法を提供する。 - 特許庁

To provide a layout structure of an SRAM memory cell, which can inhibit asymmetry failure in device property of a pair transistor.例文帳に追加

ＳＲＡＭメモリセルに関し、ペアトランジスタのデバイス特性における非対称性不良を抑制可能なレイアウト構造を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device of a package-machined three-dimensional multilayer structure, providing stable erasure conditions.例文帳に追加

安定した消去状態が実現できる一括加工型３次元積層構成の不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a steering column device of simple structure capable of raising the device with the tilt adjusting position stored in a memory.例文帳に追加

簡単な構成でチルト調整位置をメモリーした状態で上げることが可能なステアリングコラム装置を提供することである。 - 特許庁

To properly remove surface oxidation from selected conductive bodies, while avoiding damaging a memory structure.例文帳に追加

メモリ構造に対して損傷を与えることを防止しながら選択された導電体から表面酸化物を適切に除去する。 - 特許庁

MULTIPLE BIT NONVOLATILE MEMORY DEVICE WITH DOUBLE GATE STRUCTURE, MANUFACTURING METHOD THEREOF, AND METHOD FOR MULTIPLE BIT OPERATION例文帳に追加

二重ゲート構造を有する多重ビット不揮発性メモリ素子とその製造方法及び多重ビット動作のための動作方法 - 特許庁

To provide a very small multi-functional flash memory card structure connectable to the system end platform of a USB interface.例文帳に追加

ＵＳＢインターフェースのシステムエンドプラットフォームに接続可能であり、かつ非常に小型の多機能フラッシュメモリカード構造を提供する。 - 特許庁

To provide a means for injecting an electric charge into a floating gate electrode of a semiconductor memory of an SOI structure in a short time.例文帳に追加

ＳＯＩ構造の半導体記憶装置のフローティングゲート電極に短時間で電荷を注入する手段を提供する。 - 特許庁

To provide a magnetic storage having a folded structure enabling satisfactory rewrite without increasing the area of a memory cell.例文帳に追加

メモリセルの面積を大きくすることなく、良好な書き換えを可能としたフォールデッド構造の磁気記憶装置を提供する。 - 特許庁

The magnetic substance layer 160# is provided in the same layer as that of a tunnel magnetoresistance element in the MTJ memory cell in the same structure as that of the same.例文帳に追加

磁性体層１６０♯は、ＭＴＪメモリセル中のトンネル磁気抵抗素子と同一層に同一構造で設けられる。 - 特許庁

A processor connected to the system receives requests for various image element selection operations and accesses a memory structure.例文帳に追加

このシステムに接続されたプロセッサは、種々の画像要素選択オペレーションに関する要求を受け取り、メモリ構造にアクセスする。 - 特許庁

To provide a nonvolatile memory in a new structure that can be manufactured only by using the same material and techniques as an ordinary CMOS process.例文帳に追加

通常のＣＭＯＳプロセスと同じ材料・技術のみを用いて作製できる新しい構造の不揮発性メモリの実現。 - 特許庁

In a flash memory of DDP structure, a chip control circuit 16a is provided in two semiconductor chips respectively.例文帳に追加

ＤＤＰ構造のフラッシュメモリにおいて、２つの半導体チップにはチップ選択制御回路１６ａがそれぞれ設けられている。 - 特許庁

The docked module is an intelligent module with a CPU, a memory, and a bus structure for controlling the operation of the smart phone (13).例文帳に追加

結合されたモジュールは、ＣＰＵと、メモリと、スマートフォン（13）の動作を制御するためのバス構造とを備えたインテリジェントモジュールである。 - 特許庁

The protective pad 16 is in a electrically floating state, and the memory cell array and the fuse section have substantially the same structure.例文帳に追加

保護パッド１６は、電気的にフローティング状態であり、メモリセルアレイ部の構造とヒューズ部の構造は、実質的に同一である。 - 特許庁

A run data structure regulating a run element according to row position, start column position and finish column position thereof is established in a memory.例文帳に追加

メモリ内に、ラン要素をその行位置、開始列位置及び終了列位置によって規定するランデータ構造を確立する。 - 特許庁

To store data in a memory in a systematic structure when the data are available in an inside of, e.g. a short message service SMS short message.例文帳に追加

データがメモリ内で、例えばＳＭＳショートメッセージ内部で利用可能なときに、データが、メモリに秩序立った構造で記憶される。 - 特許庁