「memory structure」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

The peripheral device is so constituted as to download the firmware including operation instructions and data to a nonvolatile memory having at least one backup image section for storing a basic structure relating to the firmware and utility operation and at least one code image section for storing the firmware.例文帳に追加

周辺装置は、ファームウエアに関連する基本構造及びユーティリティ操作を記憶するための少なくとも1つのバックアップイメージ区画と、ファームウエアを記憶するための少なくとも1つのコードイメージ区画を有する不揮発性メモリに、操作命令及びデータを含む前記ファームウエアをダウンロードするように構成されている。 - 特許庁

The pump may include a movable structure 126, 128 configured to impart motion to a fluid, a linearly movable shaft 130 operably connected to the movable structure 126, 128, a rotatable hub 132 operably connected to the linearly movable shaft 130 such that rotation of the rotatable hub moves the linearly movable shaft 130 linearly, and a shape memory actuator 156 that rotates the hub 132 when actuated.例文帳に追加

本発明のポンプは、流体に運動を与えるように構成された可動構造体１２６，１２８と、可動構造体１２６，１２８に動作連結された直線的可動シャフト１３０と、直線的可動シャフト１３０に動作連結された回転可能なハブ１３２であって、その回転が直線的可動シャフト１３０を直線的に移動させる回転可能なハブ１３２と、作動時にハブ１３２を回転させる形状記憶アクチュエータ１５６と、を備えている。 - 特許庁

To provide a cylindrical lithium ion secondary battery of which the sealing structure of blocking an upper opening of a battery case is made simple to reduce the production cost, which can be mounted simply on a device to be mounted with single touch, suitable for a mobile device like a pen type data memory input device as a built-in power supply.例文帳に追加

外装缶の上部開口を閉塞する封止構造が簡素であり、従ってリチウムイオン二次電池の製造コストの低減化に貢献でき、しかも対象機器に対する装脱着をワンタッチで簡便に行うことができ、ペン型データ記憶入力装置などのモバイル機器の内蔵電源として好適な、円筒型のリチウムイオン二次電池を提供する。 - 特許庁

The storage element stores information by inverting magnetization of the storage layer by utilizing spin torque magnetization reversal occurring in association with a current flowing in a lamination direction of a layer structure having the storage layer, the intermediate layer and the magnetization fixed layer, and an anisotropy field of the memory layer in a hard axis direction is smaller than an anisotropy field in a vertical direction.例文帳に追加

そして記憶層、中間層、磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行うとともに記憶層の困難軸方向の異方性磁界が、垂直方向の異方性磁界よりも小さくなっている。 - 特許庁

To provide an image forming apparatus having a highly convenient output function that can form an image obtained by laying out image data in an image file and information embedded in the image file according to a structure of form data stored in a memory section during the direct printing by connection with an image supply device.例文帳に追加

画像供給装置との接続によるダイレクトプリント時において、予め記憶部に記憶されている帳票データの構成に従って画像ファイル内の画像データと画像ファイルに埋め込まれた情報とをそれぞれ配置した画像を生成することができる利便性の高い出力機能を持った画像形成装置を提供する。 - 特許庁

To prevent a malfunction due to multiple selection between a disconnected word line and a normal word line easy to occur when wiring of a low resistance side is disconnected in a semiconductor memory of a word-suspension structure connecting here and there the wiring that the word line is formed on a wiring layer of low resistance and the wiring formed on the wiring layer of high resistance and making parallel them.例文帳に追加

ワード線が、抵抗の低い配線層に形成された配線と、抵抗の高い配線層に形成された配線とを所々で接続して並列にした、「ワード吊り」構造の半導体記憶装置において、低抵抗側の配線が断線したときに生じやすい、断線ワード線と正常ワード線との間の多重選択による誤動作を防止する。 - 特許庁

The device includes at least one memory structure including a stacked conductor pattern, an active pattern penetrating the conductor pattern, and an information storage film interposed between the conductive pattern and active pattern, and the active pattern can include a lower-part and an upper-half conductor pattern filling a stacked lower-part and an upper-through hole.例文帳に追加

本装置は、積層された導電パターン、導電パターンを貫通する活性パターン及び導電パターンと活性パターンとの間に介在される情報貯蔵膜を含む少なくとも１つのメモリ構造体を含み、活性パターンは積層された下部及び上部貫通ホールを各々満たす下部及び上部半導体パターンを含むことができる。 - 特許庁

In the nonvolatile optical memory element having a structure in which a ferromagnetic body is provided on a semiconductor that is connected to an optical waveguide, electrons are injected into the semiconductor via the ferromagnetic body so that the electrons that are spin-polarized according to a magnetization direction of the ferromagnetic body are injected, thereby enlarging a region in which a photomagnetic effect occurs effectively.例文帳に追加

光導波路に接続される半導体上に強磁性体が形成された構造の不揮発性光メモリ素子において、該強磁性体を経由して半導体に電子を注入することで、該強磁性体の磁化方向に応じてスピン偏極した電子が注入され、光磁気効果の効果的な領域を拡大することができる。 - 特許庁

A spin injection magnetic random access memory has an antiferromagnetic coupling structure in which filter layers 22, 32 composed of ferromagnetic layers 23, 33, nonmagnetic layers 24, 34, and ferromagnetic layers 25, 35, a plurality of ferromagnetic tunnel junction elements 21, 31 having mutually different switching current characteristics being stacked in series, and equalized in plane area of each ferromagnetic tunnel junction elements 21, 31.例文帳に追加

フィルター層２２，３２が強磁性層２３，３３／非磁性層２４，３４／強磁性層２５，３５からなる反強磁性結合構造を有するとともに互いに異なったスイッチング電流特性を有する強磁性トンネル接合素子２１，３１を直列に複数個積層し、且つ、前記各強磁性トンネル接合素子２１，３１の平面面積を同じにする。 - 特許庁

The nonvolatile memory element includes: an oxide of fluorite structure including cerium and a metal element which can be trivalent differing from cerium; and a recording layer in which transition is made possible between a plurality of states having mutually different resistances according to at least either voltage to be applied or current to be energized.例文帳に追加

セリウムと、３価を取り得る金属元素であってセリウムとは異なる金属元素と、を含む蛍石型構造の酸化物を含み、印加される電圧及び通電される電流の少なくともいずれかによって互いに異なる抵抗を有する複数の状態の間を遷移可能な記録層を備えたことを特徴とする不揮発性記憶素子が提供される。 - 特許庁

The resistance change type nonvolatile memory has such a structure that a metal electrode 13 formed of Pt or the like is formed on the substrate 11 such as a silicon substrate via an adhesion layer 12, and the resistance change layer 15 is formed on the metal electrode 13 via a conductive oxide layer 14, and then a metal electrode 16 formed of Au or the like is formed on the resistance change layer 15.例文帳に追加

シリコン基板等の基板１１上に密着層１２を介してＰｔ等からなる金属電極１３を形成し、その上に導電性酸化物層１４を介して抵抗変化層１５を形成し、その上にＡｕ等からなる金属電極１６を形成することにより抵抗変化型不揮発性メモリを構成する。 - 特許庁

A regular tetrahedron channel 2 is formed at a wafer 1, and a memory part 3 is formed, which comprises a channel layer 21 which is a first semiconductor layer and functions as a channel, a floating layer 22 of a three-layer structure which is a second semiconductor layer functioning as a floating gate, and an electrode contact layer 23 which is a third semiconductor layer for assuring a drain contact.例文帳に追加

ウェハ１に正四面体溝２を形成し、チャネルとして機能する第１の半導体層であるチャネル層２１と、フローティングゲートとして機能する第２の半導体層である３層構造のフローティング層２２と、ドレインコンタクトを確保するための第３の半導体層である電極コンタクト層２３とから構成されるメモリ部３を形成する。 - 特許庁

The road map data of monohierarchical structure is stored in a road map data storage part 1, a central control part 4 hierarchizes the road map data when reading out a unit of the road map data from the data storage part 1 in response to spreading of route search, and the road map data obtained by the hierarchization is accumulated in a memory 5 to be used for the route search.例文帳に追加

道路地図データ記憶部１に一階層構造の道路地図データを格納し、経路探索の広がりに応じて道路地図データ記憶部１から道路地図データのユニットを読み出すとき、中央制御部４が道路地図データの階層化を行い、階層化で得られた道路地図データをメモリ５に蓄積して経路探索に使用する。 - 特許庁

To provide a semiconductor integrated circuit, which is equipped with a metal fuse structure which is restrained from causing failure to it due to the fact that moisture penetrates through molding resin, when the defective bits of memory cells which form an LSI are substituted by redundant bits and a fuse-cutting device which cuts off the fuses of the same.例文帳に追加

ＬＳＩを構成するメモリセルの不良ビットを冗長ビットで代替した場合に、モールド樹脂を浸透してきた水分によって金属製ヒューズに起因する動作不良を起さないようにしたヒューズ構造を有する半導体集積回路装置およびそのような半導体集積回路装置のヒューズを切断するヒューズ切断装置を提供する。 - 特許庁

To provide a data generating method for generating numerical data for calculation capable of reducing the computational amount and memory amount required for the structural analysis by a finite element method from an analytic model based on the finite element method concerning an analytic model equipped with an attachment such as an electrode for restricting a vibration mode on a part of the surface of a structure.例文帳に追加

構造体の表面の一部に振動モードを拘束する電極等の付着物を設けた解析モデルに対して、有限要素法による解析モデルから有限要素法等の構造解析に必要となる計算量及びメモリ量を減らすことができる計算用数値データを生成するデータ生成方法を提供する。 - 特許庁

A simplified structure and lower cost in phase change memory can be achieved by arranging an intermediate layer 20, which contains silicon and at least one kind of element constituting a phase change material, between a recording layer 18 comprising the phase change material and an n^+ type polysilicon film 15 and reducing a contact resistance between the recording layer 18 and the n^+ type polysilicon film 15.例文帳に追加

相変化材料からなる記録層１８とｎ^＋型ポリシリコン膜１５との間に、相変化材料を構成する元素の少なくとも一種とシリコンとを含有する中間層２０を配置し、記録層１８とｎ^＋型ポリシリコン膜１５との接触抵抗を低減することにより、相変化メモリの構造の簡素化と低コスト化を実現する。 - 特許庁

This decoding system eliminates division operation by applying zef logarithm to corrected-version Peterson algorithm as decoding algorithm for Reed-Solomon code, constitutes zef logarithm in nest-like structure as to a chain search which makes an error position search to reduce the circuit scale, a actualizes an efficient error correction by using a memory 506.例文帳に追加

リード・ソロモン符号の復号アルゴリズムの一つである修正版ピーターソンアルゴリズムにゼフ対数を適用することにより割り算演算を無くし、且つ誤り位置探索を行う、チェン探索に関してゼフ対数をネスト的な構造にすることで回路規模を削減し、さらにメモリを用いて効率的な誤り訂正を実現する復号化方式を提供する。 - 特許庁

The controller comprises a display controller consisting display and control functions of a game machine display, memory holding a basic function control software and the like, a central controller executing the basic function control software and controlling the display controller, and a square enclosure structure holding a connector part for connecting the operation unit and the display.例文帳に追加

制御装置は、ゲーム機ディスプレイの表示制御をなす表示制御部と、基本動作制御ソフトウェア等を保持する記憶部と、操作ユニットからの操作入力に応じて、基本動作制御ソフトウェア等を実行しつつ表示制御部を制御する中央制御部と、操作ユニット及びディスプレイとを接続するためのコネクタ部を保持する矩形筐体構造と、からなる。 - 特許庁

The vibration control unit has the device having a structure, in which a bar or a linear element made of the shape memory alloy is arranged to a frame made of steel in an X shape so as to mainly work to tensile force, and a plurality of the vibration control units with the devices are installed and assembled among the beams and columns of the building in the damper for the wooden or steel-construction residence.例文帳に追加

制振ユニットは、スチール製フレームに、形状記憶合金製の棒材または線材を、主として引張力に作用するようＸ型をなして配置してなる構造をもつディバイスを備え、木造又は鉄骨造住宅用制振装置は、ディバイスを備えた制振ユニットを建物の柱梁間に複数個取り付け組み立てられる。 - 特許庁

This memory controller is constituted so that whether a band development error is generated or not is discriminated while variably setting a coefficient value to be multiplied when development processing time of each band is calculated based on free capacity of a cache 103 of a CPU 102 or page structure of outputted data, and the band development processing is switched based on a discrimination result of the band development error.例文帳に追加

各バンドの展開処理時間算定時に乗ずるべき係数値をＣＰＵ１０２のキャッシュ１０３の空き容量または出力データのページ構成に基づいて可変設定しながらバンド展開エラーが発生するかどうかを判別し、該判別結果に基づいてバンド展開処理を切替え制御する構成を特徴とする。 - 特許庁

The multi-port memory device has the data transmitting/receiving structure of a current sensor system and includes a data transmitting/receiving block for exchanging data with the global data bus, wherein the unnecessary charging source is cut off and also a desirable switch on/off control model is presented when driving a global data by locating a switch between the receiver of the data transmitting/receiving block and the global data bus.例文帳に追加

電流センサ方式のデータ送受信構造を備えて、グローバルデータバスとデータを交換するデータ送受信ブロックを備えるマルチ−ポートメモリ素子において、データ送受信ブロックの受信機とグローバルデータバスとの間にスイッチを配置してグローバルデータの駆動時、不要な充電ソースを遮断すし、合せて、好ましいスイッチオン／オフ制御モデルを提示する。 - 特許庁

A cell structure is realized by (i) providing a side wall control gate on the laminated film of oxide film, nitride film, oxide film (ONO) on both sides of a ward gate, and (ii) forming a control gate and a bit impurity film by self-alignment so that the control gate and the bit impurity film are shared between adjoining memory cells due to high integration.例文帳に追加

セル構造は、（ｉ）ワードゲートの両サイド上の酸化膜−窒化膜−酸化膜（ＯＮＯ）の積層膜上にサイドウォール制御ゲートを配設すること、および（ｉｉ）自己整合によって制御ゲートおよびビット不純膜を形成し、高集積のために隣接するメモリセル間の制御ゲートおよびビット不純膜を共有することによって実現される。 - 特許庁

The multi-port memory device has the data transmitting/receiving structure of the current sensor system and includes a data transmitting/receiving block for exchanging a data with the global data bus, wherein the global data bus is prevented from being in a saturated charged state at the time of discriminating the initial data, by terminating the global data bus so that it operates within a specific voltage level range.例文帳に追加

電流センサ方式のデータ送受信構造を備えて、グローバルデータバスとの間でデータを交換するデータ送受信ブロックを備えるマルチ−ポートメモリ素子において、グローバルデータバスを特定の電圧レベル範囲で動作するようにターミネーションさせることによって、初期データの判別時、グローバルデータバスが飽和充電状態にないようにする。 - 特許庁

Computer components such as CPU 6, memory IC 10 and input/ output interface 14 are built in a cubic casing 4 and signal transmitting elements 22 and 24, to which the input/output interface of the adjacent computer is to be cordlessly combined when being adjacent to the other computer of the same structure, are arranged inside the respective six faces of the casing 4.例文帳に追加

立方体形状のケーシング４に、ＣＰＵ６やメモリＩＣ１０及び入出力インターフェース１４などのコンピュータ構成要素が内蔵され、ケーシング４の六面の各々の内側に、他の同じ構造のコンピュータと隣接したとき、隣接したコンピュータの入出力インターフェースがコードレスで結合するための信号伝達素子２２，２４が配設されている。 - 特許庁

To provide an organic photoreceptor having an intermediate layer structure which is stable, achieves good potential characteristic and prevents property degradation such as transfer memory even when provided to a contact charging system or a color image forming apparatus, and to provide a process cartridge using the organic photoreceptor, an image forming method and an image forming apparatus.例文帳に追加

本発明の目的は、接触帯電方式やカラー画像形成装置に提供しても、安定し、良好な電位特性を達成し、転写メモリーの特性劣化を防止した中間層構造を有する有機感光体を提供することであり、該有機感光体を用いたプロセスカートリッジ、画像形成方法及び画像形成装置を提供することである。 - 特許庁

Since the fine silicon particles 302 and the polysilicon film 502 are separated by a specified distance over a relatively wide area, a large quantity of charges can be delivered between the second electrode and the fine silicon particles 302 in a short time through the projecting film part 202a, resulting in a memory film structure capable of high speed operation with low power consumption.例文帳に追加

凸状膜部２０２ａによって、シリコン微粒子３０２とポリシリコン膜５０２とが、比較的大きい面積で所定の距離に隔てられるので、この凸状膜部２０２ａを介して第２電極とシリコン微粒子３０２とが短時間で多くの電荷を授受でき、低消費電力で高速動作可能なメモリ膜構造が得られる。 - 特許庁

To provide a semiconductor device provided with a highly reliable three-dimensional structure large capacity semiconductor memory, for suppressing the characteristics degradation of a dielectric film due to internal stress generated within the surface of a substrate, and the increase of a leakage current at the edge of an electrode even in the case of using a high dielectric film or a ferroelectric film for the dielectric film of a capacitor.例文帳に追加

キャパシタの誘電体膜に高誘電体膜や強誘電体膜を用いた場合でも基板の面内に発生する内部応力による誘電体膜の特性劣化や、電極のエッジ部分でのリーク電流の増大を抑制し、高信頼性の３次元構造大容量半導体メモリを有する半導体装置を提供する。 - 特許庁

To prevent an interval between ReRAM elements from becoming against the rule, by adding a simple alteration to the arrangement structure of electrodes(vias) and the ReRAM elements concerning a ReRAM, by working by applying a predefined working rule to a memory cell selection transistor array to be refined, and also by working by applying another working rule to the ReRAM elements.例文帳に追加

ＲｅＲＡＭに関し、電極（ビア）及びＲｅＲＡＭ素子の配置構造に簡単な改変を加え、微細化すべきメモリセル選択トランジスタアレイには所要の加工ルールを適用して加工し、且つ、ＲｅＲＡＭ素子には別の加工ルールを適用して加工することを可能にし、ＲｅＲＡＭ素子の間隔がルール違反にならないようにする。 - 特許庁

The nonvolatile semiconductor memory device is provided with the memory array structure.例文帳に追加

縞状に配置された、直線形状を有するドレイン拡散層およびソース拡散層１０，１２と、縞状に配置された、直線形状を有する素子分離領域１４と、拡散層１０，１２、素子分離領域１４に直交し、縞状に配置された、直線形状を有する制御ゲート１８と、制御ゲート１８と平行に、かつ、縞状に配置された、直線形状を有するソース配線用金属配線層２０ａと、ドレイン拡散層１０それぞれと接続する、孤立する島形状を有するドレイン接続用金属配線層２０ｂとから成るメモリセルアレイ構造を備えた不揮発性半導体メモリである。 - 特許庁

To provide means for reducing current density required for spin injection magnetization reversal, to provide means for performing magnetic writing operation directly conducting a current to a memory cell without utilizing an external magnetic field, and further to provide a high density magnetic recording apparatus for enabling record reading operation in an equivalent device structure.例文帳に追加

スピン注入磁化反転に要する電流密度を低減化する手段を提供するとともに、高密度磁気記録装置の磁気的メモリーセルに対して、外部磁場を利用することなく、メモリーセルに直接電流を流すことにより磁気的書き込み操作を行う手段を提供し、かつ、同等の素子構造において記録読み取り操作を可能とする高密度磁気記録装置を提供すること。 - 特許庁

The memory cell MC has a triple well structure of: a first conductive type upper layer well PWEL formed on a second conductive type depth layer well DNWL; a second conductive type annular upper layer well NWEL1 surrounding it; and a first conductive type upper layer well and uppermost layer impurity regions (P, N) formed on the second conductive type annular upper layer well.例文帳に追加

メモリセルＭＣは、第２導電型の深層ウェルＤＮＷＬ上に形成された第１導電型の表層ウェルＰＷＥＬ及びそれを囲む第２導電型の環状表層ウェルＮＷＥＬ１と、第１導電型の表層ウェル及び第２導電型の環状表層ウェルに形成された最表層不純物領域（Ｐ，Ｎ）とのトリプルウェル構造を有する。 - 特許庁

Although a picked up sound signal is inputted as a sound input signal through an amplifier circuit to a periodic noise extracting circuit 3, when the periodic noise caused by the rotation or vibration of the mechanical structure mixes, averaging operation is performed by a method called synchronization addition by an averaging circuit 1 and a memory circuit 2, and a mixed periodic noise signal component is extracted.例文帳に追加

収音された音声信号は増幅回路を通して音声入力信号として周期性雑音抽出回路３に入力されるが、メカ系構造物の回転や振動に起因する周期性雑音が混入した場合、アベレージング回路１、メモリ回路２により、同期加算と呼ばれる方法によりアベレージング動作を行ない、混入した周期性雑音信号成分を抽出する。 - 特許庁

The region 4000 comprises a nonvolatile memory transistor 400 of a split gate structure, the region 1000 comprises a first voltage transistor 100 which is operated at a first voltage level, the region 2000 comprises a second voltage transistor 200 which is operated at a second voltage level, and the region 3000 comprises a third voltage transistor 300 which is operated at a third voltage level.例文帳に追加

メモリ領域4000は、スプリットゲート構造の不揮発性メモリトランジスタ400を含み、第１のトランジスタ領域1000は、第１の電圧レベルで動作される第１の電圧型トランジスタ100を含み、第２のトランジスタ領域2000は、第２の電圧レベルで動作される第２の電圧型トランジスタ200を含み、第３のトランジスタ領域3000は、第３の電圧レベルで動作される第３の電圧型トランジスタ300を含む。 - 特許庁

To provide a nonvolatile memory device and a manufacturing method of the same, which can improve process yield and reliability by eliminating a level difference between a cell region and a peripheral circuit region of a semiconductor substrate to facilitate and simplify a process, and especially prevent contact not open, attack against a lower structure, and the like.例文帳に追加

半導体基板のセル領域と周辺回路領域との間に段差をなくして、工程を容易かつ単純にしつつ、特に、コンタクトナットオープン（Ｃｏｎｔａｃｔ ｎｏｔ ｏｐｅｎ）、下部構造物に対するアタック（Ａｔｔａｃｋ）などを防止し、工程歩留まり及び信頼性を向上させることができる不揮発性メモリ装置及びその製造方法を提供すること。 - 特許庁

Recovery strain energy becomes large with structure-controlled interaction between local strain and lattice strain in the alloy matrix phase developed at the forming time of the precipitations of carbide or nitride of V or Ti, and thus the shape recovery ratio of the ferrous shape memory alloy tube is clearly improved, and the strength can drastically be improved with the precipitation strengthening action.例文帳に追加

Ｖ、Ｔｉの炭化物や窒化物などの析出物の形成時に生じる局所歪みと合金母相の格子歪との間で、組織制御された相互作用により、回復歪エネルギーが大きくなって、鉄系形状記憶合金管の形状回復率を明瞭に向上させ、析出強化作用により強度をも顕著に向上させることが可能となった。 - 特許庁

To satisfy leakage characteristics and satisfy charge retention characteristics even in the case that the leakage current characteristics are centered during positive and negative application and a capacity insulation film having asymmetry is used in a memory cell structure capable of obtaining the sufficient capacity value of a semiconductor storage device and in the case that leakage current exceeds a target set value in applying one polar bias.例文帳に追加

半導体記憶装置の十分な容量値を得ることができるメモリセル構造において、正負バイアス印加時でのリーク電流特性が０Ｖを中心に非対称性をもつ容量絶縁膜を使用する場合で、かつ、一方の極性のバイアスを印加した際にリーク電流が目標設定値を越えてしまう場合にでも、リーク特性を満足させ、電荷保持特性を満足させる。 - 特許庁

A semiconductor memory device has a double layer structure having a third insulation film selected from aluminum oxide or silicon nitride as an inter-poly insulation film between a floating gate electrode and a control gate, and a fourth insulation film selected from a rare earth metal oxide or a group IV-A metal oxide formed on the third insulation film in a non-volatile semiconductor device.例文帳に追加

不揮発性半導体装置における浮遊ゲート電極と制御ゲート電極間のインターポリ絶縁膜として、酸化アルミニウム及びシリコン窒化膜から選ばれる第３の絶縁膜と、前記第３の絶縁膜上に形成された希土類金属の酸化物及び４Ａ族金属の酸化物から選ばれる第４の絶縁膜との二層構造を用いる半導体メモリ装置。 - 特許庁

By using the node identified in the retrieval processing, as a reference point node, the node information read-ahead section 15 reads ahead node information on the value of a node in a range which is preliminarily determined to the reference point node on the hierarchal structure of a structured document in an XML database (XMLDB) 11 including the reference-point node, as the node information on adjacent nodes, from the XMLDB 11 to a memory 16.例文帳に追加

ノード情報先読み部１５は、前記検索処理で特定されたノードを基点ノードとして用いて、当該基点ノードを含むＸＭＬデータベース（ＸＭＬＤＢ）１１内の構造化文書の階層構造上で当該基点ノードに対して予め定められた範囲内のノードの値に関するノード情報を近隣ノードのノード情報として、ＸＭＬＤＢ１１からメモリ１６に先読みする。 - 特許庁

A nonvolatile semiconductor memory cell 20 corresponding to input address information has a variable resistive element 14 comprising materials having a perovskite type crystal structure, in which resistance values between electrodes change reversibly by voltage values impressed between a pair of electrodes, and the resistance values are sustained after impression of the voltage; and a MOS transistor in which the variable resistive element 14 and a drain area 13 which is a driving area are connected.例文帳に追加

入力アドレス情報に対応した不揮発性半導体メモリセル２０は、一対の電極間に印加される電圧値によって、電極間の抵抗値が可逆的に変化し、電圧印加後も抵抗値を保持するペロブスカイト型結晶構造を有する材料から成る可変抵抗素子１４と、その可変抵抗素子１４と駆動領域であるドレイン領域１３とが接続されたＭＯＳトランジスタとを有する。 - 特許庁

The manufacturing method of the semiconductor storage device comprises the steps of forming a floating gate formed via a tunnel oxide film on a semiconductor substrate between a source region and a drain region formed on the substrate in a laminated structure of a first conductive film and a second conductive film, and constituting a memory cell having a control gate formed on the floating gate via the interlayer capacitive film.例文帳に追加

半導体基板上に形成されたソース領域とドレイン領域との間の前記半導体基板上にトンネル酸化膜を介して形成されたフローティングゲートが第１導電膜と第２導電膜より積層構造に形成され、前記フローティングゲート上に層間容量膜を介して形成されたコントロールゲートとを備えたメモリセルより構成される半導体記憶装置により、上記の課題を解決する。 - 特許庁

A memory 21 stores a TS signal with a structure, where packets by a plurality of channels are arranged and a PID extract circuit 26 extracts a PID added to each packet at the same time, a PID comparator circuit 27 compares the PID with a PID instructed externally and informs a changeover controller 28, which applies switching control to an output changeover device 24 by each packet period, about the result of comparison.例文帳に追加

複数チャンネル分のパケットを配列させた構造を成すＴＳ信号をメモリ２１に格納し、同時に、ＰＩＤ抽出回路２６によって各パケットに付加されたＰＩＤを抽出し、これらＰＩＤと、外部から指示されたＰＩＤとをＰＩＤ比較回路２７によって比較し、この比較結果を出力切替器２４をパケット周期毎に切替制御する切替制御器２８に通知する。 - 特許庁

The memory element is obtained by forming a recording layer containing at least a photochromic compound and an electron accepting compound on a supporting substrate and further locating a reflective layer on the recording layer or between the recording layer and the supporting substrate if necessary, wherein the electron accepting compound is a Lewis acid compound and the number of carbons in a long chain structure moiety except a Lewis acid moiety is ≤12.例文帳に追加

少なくともフォトクロミック化合物および電子受容性化合物を含む記録層を支持基板上に形成し、必要に応じてさらに概記録層の上又は概記録層と前記支持基板との間に反射層を設けたメモリ素子であって、該電子受容性化合物がルイス酸化合物であり、ルイス酸部位を除く長鎖構造部位の炭素数が１２以上であることを特徴とするメモリ素子。 - 特許庁

The portable electronic device relating to an embodiment retrieves an identifier of a second data representation form obtained by specifying a plurality of bits of a high order or a low order of an identifier as a partial part by a command received from the outside, and outputs the identifier of the second data representation form with the partial part specified in a portable electronic device having a memory storing nest structure data.例文帳に追加

実施形態に係る携帯可能電子装置は、入れ子構造データを記憶するメモリを有する携帯可能電子装置において、外部から受信したコマンドにて当該識別子の上位あるいは下位の複数ビットを一部分として指定された第２データ表現形式の識別子をメモリ内の第２データ表現形式のデータから検索し、当該一部分を指定された第２データ表現形式の識別子を出力する。 - 特許庁

This memory structure comprises (a) a board, (b) lower electrodes provided on the board, (c) upper electrodes provided on the lower electrodes so as to cross the lower electrodes and form cross points at positions where they cross one another, and (d) active layers of perovskite material arranged between the upper electrodes and the lower electrodes at the cross points.例文帳に追加

本発明によるメモリ構造は、ａ）基板と、ｂ）上記基板上に設けられた複数の下部電極と、ｃ）上記下部電極上に設けられた複数の上部電極であって、上記上部電極は、上記下部電極と交差し、交差するそれぞれの位置にクロスポイントを形成する、上部電極と、ｄ）各クロスポイントにおける上記複数の上部電極と上記複数の下部電極との間に配置されたアクティブ層であるペロブスカイト材料と、を含む。 - 特許庁

This memory structure comprises (a) a substrate 12, (b) lower electrodes 14 provided on the substrate, (c) upper electrodes 18 provided on the lower electrodes so as to cross the lower electrodes and form cross points at positions where they cross one another, and (d) active layers of perovskite material arranged between the upper electrodes and the lower electrodes at the cross points.例文帳に追加

本発明によるメモリ構造は、ａ）基板と、ｂ）上記基板上に設けられた複数の下部電極と、ｃ）上記下部電極上に設けられた複数の上部電極であって、上記上部電極は、上記下部電極と交差し、交差するそれぞれの位置にクロスポイントを形成する、上部電極と、ｄ）各クロスポイントにおける上記複数の上部電極と上記複数の下部電極との間に配置されたアクティブ層であるペロブスカイト材料と、を含む。 - 特許庁