「memory structure」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

In processing of a compile processing means 11 or linking means 12 of this compiler 1, an access pattern acquisition section 13 analyzes the instruction to access a memory from the result of analyzing an input program, and acquires the access pattern including the arrangement on the array of the structure elements, access frequency, and access order.例文帳に追加

コンパイル処理装置１のコンパイル処理手段１１またはリンク手段１２の処理の際に，アクセスパターン取得部１３が，入力プログラムの解析結果からメモリアクセスする命令を解析し，構造体要素の配列上の配置，アクセス回数，アクセス順序を含むアクセスパターンを取得する。 - 特許庁

To provide a semiconductor device having a stack-capacitor structure in which the increase of a via-hole resistance is inhibited even by a high-temperature treatment in an oxygen atmosphere for improving the polarization characteristics of a ferroelectric capacitor, and which has excellent characteristics, and to provite its manufacturing method and the ferroelectric memory using it.例文帳に追加

強誘電体キャパシタの分極特性改善のため、酸素雰囲気での高温処理を行ってもビアホール抵抗の増大が抑えられ良好な特性のスタックキャパシタ構造を有する半導体装置及びその製造方法及びこれを用いた強誘電体メモリを提供する。 - 特許庁

This recording medium cartridge has the cartridge memory capable of recording the information on the contents of the recording medium cartridge, etc., within a slider of the magnetic tape cartridge of a type having an aperture regulated in its structure and dimensional details in JISX6127 (1992), etc.例文帳に追加

ＪＩＳＸ６１２７（１９９２）などにその構造，寸法諸元が規定されている、開口部を有するタイプの磁気テープカートリッジのスライダー内に、当該記録媒体カートリッジの内容などの情報を記録可能なカートリッジメモリを有することを特徴とする記録媒体カートリッジ。 - 特許庁

When a CPU 10 in a Harvard architecture structure fetches an interruption end instruction(IEND) from a program memory 20, the CPU 10 outputs an instruction code validation signal(INST) to an interruption controller 50 in the next state, and simultaneously outputs the interruption end instruction(TEND).例文帳に追加

ハーバードアーキテクチャ構成のＣＰＵ１０がプログラムメモリ２０からの割込み終了命令（ＩＥＮＤ）をフェッチすると、次のステートで割込みコントローラ５０に対して命令コード有効信号（ＩＮＳＴ）を出力すると同時に割込み終了命令（ＩＥＮＤ）を出力する。 - 特許庁

The shape-memory resin has a three-dimensional structure of a crosslinked product of a crystalline resin which has a plurality of functional groups to become crosslinkable sites and which has a number-average molecular weight of 500-3,000, having a crystal melting temperature (Tm) of 60°C or higher and a crystallization temperature (Tc) of 45°C or lower.例文帳に追加

架橋部位となる官能基を複数有し、数平均分子量が５００以上３０００以下の結晶性樹脂を架橋した三次元構造を有する形状記憶樹脂であって、結晶溶融温度(Ｔｍ)が６０℃以上かつ結晶化温度(Ｔｃ)が４５℃以下である。 - 特許庁

To provide a method and structure for efficiently emulating the memory consistency behavior of a multiprocessing system on another multiprocessing system when a host multiprocessing system supports a relaxed consistency model and a target multiprocessing system designates a strong consistency model.例文帳に追加

ホスト・マルチプロセッシング・システムが緩やかな整合性モデルをサポートし、ターゲット・マルチプロセッシング・システムが強い整合性モデルを指定するときに、あるマルチプロセッシング・システムのメモリ整合性挙動を他のマルチプロセッシング・システム上で効果的にエミュレートするための方法および構造を提供すること。 - 特許庁

An insulation film (2) on a silicon semiconductor substrate (1) presents a ferroelectric memory element of an MFIS structure containing a low permittivity layer control film (3) and a mutual diffusion prevention film (4), and it is restricted that an unnecessary low permittivity layer is formed between the semiconductor substrate and the insulation film.例文帳に追加

シリコン半導体基板（１）上の絶縁膜（２）が、低誘電率層抑制膜（３）と相互拡散防止膜（４）とを含むＭＦＩＳ構造の強誘電体記憶素子を提供し、不要な低誘電率層が半導体基板と絶縁膜の間に形成されるのを抑制する。 - 特許庁

A nonvolatile memory element comprises a semiconductor substrate, a tunnel oxide film formed on one region of the semiconductor substrate, the floating gate of a trench structure formed on the tunnel oxide film, a control gate formed in the internal space of the trench structure of the floating gate, and an insulating film between the gates formed between the floating gate and the control gate.例文帳に追加

本発明に係る不揮発性メモリ素子は、半導体基板と、前記半導体基板の一領域上に形成されるトンネル酸化膜と、前記トンネル酸化膜上に形成されるトレンチ構造の浮遊ゲートと、前記浮遊ゲートのトレンチ構造の内部空間に形成される制御ゲートと、前記浮遊ゲートと制御ゲートの間に形成されるゲート間の絶縁膜とを含んで構成されることを特徴とする。 - 特許庁

To provide a memory saving data structure, which is independent of a specified XML language, while leaving perceptivity, flexibility or expandability of a data structure that is an advantage of a data structured document and further enabling use of a plurality of XML languages or handling mixture data thereof, and to provide an information processing apparatus that can accelerate scanning processing such as analysis processing, drawing, or the like.例文帳に追加

データ構造化文書の利点であるデータ構造の視認性や柔軟性、拡張性を残し、更に複数のＸＭＬ言語の使用或はそれらの混在データを取り扱うことを可能とした上で、特定のＸＭＬ言語に依存しない省メモリなデータ構造を提供することができるとともに、解析処理、描画等の走査処理の高速化を図ることができる情報処理装置を提供すること。 - 特許庁

To provide a simple circuit structure which corrects different voltages between respective line sections in a semiconductor integrated circuit, especially a circuit structure which corrects difference between the bit line voltage of a high level and the plate line voltage of a high level of a ferroelectric RAM memory and in which the different voltages (write voltage and read voltage in particular) are corrected with a standard operation and can mutually independently be decided in a test mode.例文帳に追加

半導体集積回路における各回線区間の異なる電圧を補正する簡単な回路構造、特に、強誘電体ＲＡＭメモリの高レベルのビット線電圧と高レベルのプレート線電圧との差異を補正する回路構造であって、異なる電圧（特に書込み電圧および読出し電圧）が標準動作で補正され、しかもテストモードで互いに独立して判定させることができるものを提供すること。 - 特許庁

The picture data encoding stores picture data of a field structure to a memory including each area corresponding to picture data by one frame, generates a plurality of prediction pictures with respect to one macro block while referring to picture data in the areas as required, selects the prediction picture and encodes the picture data by one macro block.例文帳に追加

本画像データ符号化装置は、１フレーム分の画像データに対応する各領域を含むメモリに、フィールド構造の画像データを格納し、必要に応じて領域内の画像データを参照しつつ、１つのマクロブロックに対し複数の予測画像を生成し、予測画像を選択して１マクロブロック分の画像データを符号化する。 - 特許庁

A programmable ROM block 20 provided in the integrated circuit device 10 has a memory cell MC in which a floating gate FG shared in each of gates of a writing/reading transistor 220 and an erasing transistor 230 is a single layer gate structure opposite to a control gate CG consisting of an impurity layer NCU via an insulation layer.例文帳に追加

集積回路装置１０に設けられたプログラマブルＲＯＭブロック２０は、書き込み／読み出しトランジスタ２２０及び消去トランジスタ２３０の各ゲートに共用されるフローティングゲートＦＧが、不純物層ＮＣＵより成るコントロールゲートＣＧと絶縁層を介して対向した単層ゲート構造であるメモリセルＭＣを有する。 - 特許庁

The invention relates to a nonvolatile magnetic memory in which a magnetization inversion layer of a ferrimagnetic structure antiferromagnetically coupled weakly with a stationary layer is reversed by a magnetic field from magnetization inversion control layers and the magnetization directions of the magnetization inversion control layers are fixed being faced to both sides of the magnetization inversion layer.例文帳に追加

本発明は、固定層と接して弱く反強磁性結合しているフェリ磁性構造の磁化反転層を磁化反転制御層からの磁場で反転させる構造とし、磁化反転制御層の磁化方向を磁化反転層の両サイドに互いに向き合った状態に固定させたことを特徴とする不揮発性磁気メモリに関する。 - 特許庁

A subroutine 57 on a program processor 55 is equipped with an input/output part 61 which performs processing having a part for input from an input file 58 of an external storage device and a part for output to an output file 59 adjacently and circulates in 10 record array areas of the main memory 56 almost in endless ring structure.例文帳に追加

プログラム処理装置５５のサブルーチン５７は外部記憶装置の入力ファイル５８からの入力部と出力ファイル５９への出力部とを隣り合わせに持って処理する入出力部６１を備え、主メモリ５６の１０個のレコード配列領域をあたかもエンドレスのリング構造であるかのように巡回する。 - 特許庁

The solid memory has recording layers of which electric characteristics vary, according to phase transformation with Te and Al as principal components; the recording layers include at least two layers that include base phases in which phase transformation occurs between solid states; and at least the two layers constitute a superlattice structure.例文帳に追加

本発明の固体メモリは、Ｔｅと、Ａｌとを主成分とする、相変態により電気特性が変化する記録層を備える固体メモリであり、上記記録層は、固体状態間で相変態を生じる母相を有する層を２以上含み、２以上の上記層は超格子構造を構成している。 - 特許庁

The display controller 10 is provided with a buffer for temporarily storing the data from the frame memory, and this buffer is provided with a double buffer structure constituted of a first storage area for storing the display data equivalent to the first part of each display area and a second storage area for storing the display data equivalent to the second part.例文帳に追加

この表示制御装置１０は、フレームメモリからのデータを一時的に記憶するバッファを備え、このバッファは、前記各表示エリアの第１の部分に相当する表示データを記憶する第１の記憶領域と、第２の部分に相当する表示データを記憶する第２の記憶領域とからなるダブルバッファ構造を有している。 - 特許庁

To provide a semiconductor device having an arrangement for suppressing occurrence of malfunction in the machining process as much as possible when a transistor provided with a memory cell area and a peripheral circuit area, such as a NAND flash, and having an LDD structure in the peripheral circuit area is fabricated; and to provide its fabrication process.例文帳に追加

ＮＡＮＤフラッシュ等のメモリセル領域および周辺回路領域を備え、周辺回路領域にＬＤＤ構造を有するトランジスタを形成する場合に、加工工程で不具合が発生するのを極力抑制することができる構成を備えた半導体装置及びその製造方法を提供する。 - 特許庁

A charge trapping memory cell whose band gap structure has been designed includes a charge trapping element that is separated from a metal or metal compound gate, such as a platinum gate, by a blocking layer of material having a high dielectric constant, such as aluminum oxide, and separated from a semiconductor body including a channel by an improved tunneling dielectric material.例文帳に追加

バンドギャップを構造設計した電荷捕捉メモリーセルは、プラチナゲートのような金属又は金属化合物のゲートから、酸化アルミニウムのような高い誘電定数を有する材料のブロッキング層によって隔離され、チャンネルを含む半導体本体から改良されたトンネリング誘電体によって隔離される電荷捕捉素子を有する。 - 特許庁

To provide the subject collar structure enabling a collar to be kept in an oval shape fittable to the neck, enabling the both ends of the collar to be neatly and properly put together without a fastening hook, advantageous in cost by reducing the material cost of shape memory alloy members, and enabling efficient production to be attained.例文帳に追加

衿を首にフイットする楕円形に保形することができるとともに、衿の両端部を留めホックを用いることなく綺麗に揃え合わすことができ、また形状記憶合金部材の材料費を軽減してコスト的に有利となり、かつ能率的な製造を達成することできる詰衿服の衿構造を提供する。 - 特許庁

To provide a semiconductor device which is suitable for forming a transistor for memory cell and a transistor for a circuit with a high breakdown voltage on one and the same semiconductor substrate and which has such a structure that a side wall insulation film of a shared contact plug part is removed and has little deterioration in electric properties, and also to provide a method of manufacturing the same.例文帳に追加

メモリセル用のトランジスタと高耐圧回路部用のトランジスタとを１つの半導体基板上に形成するのに適しており、また、シェアードコンタクトプラグ部分の側壁絶縁膜が除去された構造で電気的特性の劣化の少ない半導体装置およびその製造方法を提供する。 - 特許庁

Then, when a certain thread executes garbage collection independently, the data structure which cannot be traced from a route set (stack at the time of execution) intrinsic to the thread and can be referred to only by the thread is derived and turned to a free area, thereby enabling the thread to garbage-collect a memory space for allocation of itself independently.例文帳に追加

そして、あるスレッドが単独でごみ集めの実行するときに、スレッド固有のルート集合（実行時スタック）からトレースできず、かつ、該スレッドのみが参照しうるデータ構造を求め、これを空き領域にすることで、スレッドが単独で自身の割付用メモリ空間をごみ集めすることを可能にする。 - 特許庁

After the update, the firmware restores these parameters set up under the pre-update firmware in memory in accordance with the storage conditions of the post-update firmware, by referring to the setting file written by the pre-update firmware and the storage structure table contained in the post-update firmware.例文帳に追加

更新後のファームウェアは、更新前のファームウェアによって書き出された設定ファイルと、更新後のファームウェアに内包される格納構造テーブルとを参照し、更新後のファームウェアが設定パラメータをメモリに格納する様態に合わせて、更新前のファームウェア下で設定された設定パラメータをメモリに再格納する。 - 特許庁

The method of manufacturing the ferroelectric memory element includes the stages of: forming a first electrode 33a on a substrate; forming a ferroelectric film 34a whose crystal structure is a perovskite type on the first electrode 33a; and forming a second electrode 35a on the ferroelectric film 34a.例文帳に追加

本発明の強誘電体メモリ素子の製造方法は、基板の上方に第１電極３３ａを形成する工程と、第１電極３３ａ上に、結晶構造がペロブスカイト型の強誘電体膜３４ａを形成する工程と、強誘電体膜３４ａ上に第２電極３５ａを形成する工程と、を含む。 - 特許庁

The shape-memory polyester film is formed from a polyester resin composition comprising (A) a polyethylene terephthalate resin and at least one of (B-1) a polyester containing a branched or crosslinked structure as a constituting component and (B-2) a polyester showing a nematic liquid crystal phase in the molten state.例文帳に追加

ポリエチレンテレフタレート系樹脂(A) に対し、分岐ないし架橋構造を構成成分として含有するポリエステル(B-1) および溶融状態においてネマチック液晶相を示すポリエステル(B-2) の少なくとも１種ないし２種以上を配合したポリエステル樹脂組成物により形成された形状記憶性ポリエステル系フィルム。 - 特許庁

The structure comprises a first electrode E3, a second electrode E2, a third electrode E1, a control element 25 of a prescribed device type disposed between the first electrode and the second electrode, and a memory storage element 23 of a prescribed device type disposed between the second electrode and the third electrode.例文帳に追加

メモリ構造は、第１の電極Ｅ３と、第２の電極Ｅ２と、第３の電極Ｅ１と、前記第１の電極と前記第２の電極との間に配置される所定のデバイスタイプの制御素子２５と、前記第２の電極と前記第３の電極との間に配置される所定のデバイスタイプのメモリ記憶素子２３とを含む。 - 特許庁

To enable a semiconductor memory chip having a flip connection structure to realize a high-speed operation by rectilinearly arranging signal wires that connect peripheral circuit units and sub-arrays to pass through between pads in pad arrangement areas so as to make the sub-arrays uniform in signal delay time and signals equal to one another in propagation time.例文帳に追加

フリップ接続構造の半導体メモリチップにおいて、周辺回路部とサブアレイとの間を接続する信号線を、途中のパッド配置部のパッド間を通過するように直線的に配置し、各サブアレイ間での信号の遅延時間のバラツキを避け、信号の伝播時間を揃えることにより高速動作を実現する。 - 特許庁

To provide a method for reducing the total power consumption by introducing a structure in which information is written through only a bit line to which a memory cell is connected with respect to one word line to be driven, and reducing power consumption caused by voltage transition of other bit lines to which the cell is not connected.例文帳に追加

駆動すべき１つのワードラインに対してメモリセルが連結されたビットラインのみを通じて情報を書き込む構造を導入し、セルが連結されていない他のビットラインが遷移されることにより発生する不要な電力消耗を減らし、メモリの全体消費電力を減少させることができる方法を提供する。 - 特許庁

The optical semiconductor memory has at least a laminated structure composed of a first semiconductor layer 4, a second semiconductor layer 2, a barrier layer 3 and quantum dots 1 laminated one above the other, the quantum dots 1 are used as holders for electrons 7 and the second semiconductor layer 2 is used as acceptors for holes 8 generated in the quantum dots 1.例文帳に追加

第１の半導体層４、第２の半導体層２、バリア層３、及び、量子ドット１を順次積層させた積層構造を少なくとも有する光半導体記憶装置の量子ドット１を電子７の保持部とするとともに、第２の半導体層２を量子ドット１において発生した正孔８の受容部とする。 - 特許庁

When an unbuffered type one with ECC function is adapted as a memory module 20, an internal C/A bus structure 50 is set to signal T- branch topology, the output impedance of a chip set 10 is set substantially constant, and a capacity 70 for cutting the high frequency component of a C/A signal is added to a C/AA bus 30.例文帳に追加

メモリモジュール２０としてＥＣＣ機能付のアンバッファタイプのものを採用した場合には内部Ｃ／Ａバス構造６０をシングルＴ−ブランチトポロジとし、チップセット１０の出力インピーダンスを実質的に一定とし、Ｃ／ＡＡバス３０にＣ／Ａ信号の高周波数成分をカットするための容量７０を付加した。 - 特許庁

The lighting cover has a structure in which a resin precursor with a plurality of first functional groups is three-dimensionally cross-linked by a linker having a plurality of second functional groups, forming a linking portion with the first functional groups, and contains a shape-memory resin for storing a first shape of a platy shape or a cubic shape.例文帳に追加

照明カバーは、複数の第１官能基を有する樹脂前駆体が、第１官能基と架橋部位を形成する複数の第２官能基を有するリンカーによって３次元架橋された構造を有し、平板形状又は立体形状の第１形状を記憶する形状記憶性樹脂を含む。 - 特許庁

To provide a disk driving device capable of reducing a sense of discomfort to users by disturbance of pictures or sounds by supplying MPEG data having data structure based on an MPEG specification having no errors to an MGEG decoder while avoiding a buffer overrun phenomenon in a shock proof memory even at the time of occurrence of ECC decoding errors.例文帳に追加

ＥＣＣデコードエラー発生時においてもショックプルーフメモリでのバッファオーバーラン現象を回避し、ＭＰＥＧデコーダにエラーのないＭＰＥＧ規格に準拠したデータ構造のＭＰＥＧデータを供給し、映像または音声の乱れによるユーザーへの不快感を低減することが可能なディスクドライブ装置を提供する。 - 特許庁

To provide an organophotoreceptor having an intermediate layer structure which is stable, achieves good potential characteristics and prevents property degradation of a transfer memory even when provided to a contact charging system or a color image forming apparatus, and to provide a process cartridge using the organophotoreceptor and an image forming apparatus.例文帳に追加

本発明の目的は、接触帯電方式やカラー画像形成装置に提供しても、安定し、良好な電位特性を達成し、転写メモリーの特性劣化を防止した中間層構造を有する有機感光体を提供することであり、該有機感光体を用いたプロセスカートリッジ、及び画像形成装置を提供することである。 - 特許庁

An evaluation element 100, which evaluates the contact resistance dispersion within a flash memory 300's cell formed on a silicon wafer W, has a hole chain 20 containing a plurality of units, having a structure similar to a contact region in the cell to evaluate a resistance value between a first and second electrode pads 2a and 2b.例文帳に追加

シリコンウエーハＷ上に形成されるフラッシュメモリ３００のセル内におけるコンタクト抵抗のばらつきを評価するための評価素子１００であって、セル内のコンタクト部位と同じような構造を持ったユニットを複数個含むホールチェーン２０を備え、第１、第２の電極パッド２ａ，２ｂ間の抵抗値を測定する。 - 特許庁

A memory structure comprises a plurality of banks (each bank comprises a plurality of blocks), a plurality of timing critical address lines (the number of critical address lines is equal to the number of banks) connected to all of the blocks in respective ones of the blocks, and a plurality of dedicated address lines connected to respective ones of the blocks.例文帳に追加

複数のバンク（バンクのそれぞれに、複数のブロックが含まれる）、バンクのそれぞれ１つのブロックのすべてに接続された複数のタイミング・クリティカルなアドレス線（クリティカルなアドレス線の数はバンクの数に等しい）、およびブロックのそれぞれ１つに接続された複数の専用アドレス線を含むメモリ構造。 - 特許庁

To enhance flexibility in selection of the orders of work processes which are used in a car manufacturing line, in a structure which displays information on computing on a part of a rolling bearing unit in a delivery stage, reads this computation information in a fitting stage of the unit to a car body, and records the information in a memory of a computing unit.例文帳に追加

出荷段階で転がり軸受ユニットの一部に演算情報を表示し、車体への組み付け段階でこの演算情報を読み取り、演算器のメモリ中に記録する構造に於いて、自動車の製造ラインで採用する作業工程順序の選択の自由度を高められる様にする。 - 特許庁

To provide a collar structure of a stand-up collar jacket safely wearable over a long period while preventing the protrusion of a shape-memory material, keeping excellent shape-retaining function and good soft feeling of the upper edge of the collar and capable of neatly aligning both ends of the front side of the collar in wearing.例文帳に追加

形状記憶材料の突出の恐れを防止して長期間に亘って安全に着用することができ、また衿の上縁部のソフト感を良好に保ちつつ優れた保形機能を維持して着用時に衿の前側の両端部を綺麗に整えることができる詰衿服の衿構造を提供する。 - 特許庁

This semiconductor device including a selection gate S1 provided for a memory cell A1 has a Tri-gate structure, wherein the upper surface of a gate insulation film 9 formed on a channel of the selection gate S1 is higher than a part or the whole of the upper surface of an element separation region 10 of the selection gate S1.例文帳に追加

本発明の一態様において、メモリセルＡ１に対して設けられる選択ゲートＳ１を含む半導体装置は、選択ゲートＳ１のチャネル上に形成されているゲート絶縁膜９の上面が、選択ゲートＳ１の素子分離領域１０の上面の一部又は全部よりも高く、Tri-gate構造を持つ。 - 特許庁

The method of manufacturing the memory device that has an oxide layer formed of a resistance converted material to reduce and stabilize the reset current comprises a step of, after forming a lower electrode and an oxide layer on a lower structure, irradiating one region of the oxide layer with an electric beam or ion beam.例文帳に追加

抵抗変換物質から形成された酸化層を備えるメモリ素子の製造方法において、下部構造体上に下部電極及び酸化層を形成した後、酸化層の一領域に電子ビームまたはイオンビームを照射するステップを含むリセット電流の安定化のためのメモリ素子の製造方法である。 - 特許庁

The battery pack is formed into a structure provided with: a battery cell; a charge/discharge control switch controlling charge or discharge of the battery cell; a protection mechanism part prohibiting the charge or discharge of the battery cell; the memory storing information required for control of the charge or discharge of the battery cell; and a control part controlling the charge/discharge control switch.例文帳に追加

電池セルと、電池セルの充電又は放電を制御する充放電制御スイッチと、電池セルの充電又は放電を禁止させる保護機構部と、電池セルの充電又は放電の制御に必要な情報を記憶するメモリと、充放電制御スイッチを制御する制御部とを備える構成とする。 - 特許庁

In the crystal growth of a compound semiconductor heterobipolar transistor device structure, a compound semiconductor containing at least Al is used to form a boundary for suppressing doping delays due to memory effect at the boundaries among a collector layer, an emitter layer and a base layer, resulting in a steep acceptor impurity doping boundary.例文帳に追加

化合物半導体ヘテロバイポーラトランジスタ素子構造の結晶成長において、コレクタ層／エミッタ層／ベース層界面におけるメモリー効果によるドーピング遅れを抑制するために、少なくともＡｌを含んだ化合物半導体で界面を形成し、急峻なアクセプター不純物ドーピング界面を実現する。 - 特許庁

To provide a method for manufacturing flash memory devices that prevents a polysilicon layer from being oxidated on the interface of the polysilicon layer and dielectric film in the dielectric film formation process and the subsequent process, by forming a floating-gate polysilicon layer in a laminated structure of doped and undorped polysilicon layers.例文帳に追加

フローティングゲート用ポリシリコン層をドーフトポリシリコン層とアンドーフトポリシリコン層の積層構造で形成することにより、誘電体膜を形成する過程又は他の後続工程でポリシリコン層と誘電体膜の界面でポリシリコン層が酸化することを防止することができるフラッシュメモリ素子の製造方法を提供する。 - 特許庁

To provide a substrate for an electronic device by the use of which the electronic device with a variety of excellent characteristics can be formed in the optimum structure, to provide an electronic device having the substrate for the electronic device and to provide a ferroelectric memory, an electronic appliance, an ink jet recording head and an ink jet printer having the electronic device.例文帳に追加

各種特性に優れた電子デバイスを最適な構造で実現することができる電子デバイス用基板、および、かかる電子デバイス用基板を備える電子デバイス、さらに、かかる電子デバイスを備える強誘電体メモリ、電子機器、インクジェット式記録ヘッドおよびインクジェットプリンタを提供すること。 - 特許庁

The memory cell has a self-aligned two-layer gate structure which is formed on a semiconductor substrate 101 and comprises a gate insulation film 2, a first conductor 3 which becomes the floating gate layer, a second conductor 7 which becomes the control gate layer, and an insulation film 6 for electrically insulating the first conductor and the second conductor.例文帳に追加

メモリセルは、半導体基板１０１上に形成された、ゲート絶縁膜２と、浮遊ゲート層となる第１の導電体３と、制御ゲート層となる第２の導電体７と、第１の導電体と第２の導電体を電気的に絶縁する絶縁膜６からなる自己整合的な二層ゲート構造を有する。 - 特許庁

To provide an electronic equipment for a ship, which enables key operation even if an operational part is fixed in parallel to a wall surface or it is led out to the front when a memory medium wherein data is stored is inserted to an insertion opening in the front of a control part, and enables the entire of an operational part to be projected with simple structure.例文帳に追加

操作部が、壁面に対して平行に固定されている状態でも、データが記憶されている記憶媒体を制御部前面の挿入口に挿入する際に、前方に引き出された状態でもキー操作が可能で、そして、簡単な構造で、操作部の全体が張り出し可能となる舶用電子機器を提供する。 - 特許庁

By applying a second gate electrode film 44 to a gate electrode film of logic circuits 39, 41, and 43 and to a control gate electrode film in the nonvolatile memory 47, the heat treatment after formation of the second gate electrode film decreases comparatively, and a structure more suitable for microfabrication of a transistor constituting the logic circuits can be obtained.例文帳に追加

第２のゲート電極膜４４を論理回路３９，４１、４３のゲート電極膜及び不揮発性メモリ４７における制御ゲート電極膜に適用することにより、第２のゲート電極膜形成後の熱処理が比較的少なくなり、論理回路を構成するトランジスタの微細化により適した構造になる。 - 特許庁