「memory structure」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

To provide a mechanical pencil which can be smoothly shrunk only by energizing in a linear electrically driven shape memory alloy 14 to deliver a core 6, has a simple structure, can be miniaturized, is smoothly actuated and can easily write.例文帳に追加

線状の通電駆動型形状記憶合金１４を通電させるのみで滑らかに収縮し芯６が繰り出せ、構造が簡単で小型になるとともに、作動も滑らかとなって筆記し易いシャープペンシルを提供する。 - 特許庁

Furthermore, the case 32 is sealed mechanically and electrically and adopts a structure where presence of opening is physically confirmed, and is provided with an opening sensor switch 34 to delete the data in the memory 26 in response to the sensing the opening.例文帳に追加

また、筐体３２は機械的、電気的にシールされ、物理的にも開封の有無を視認できる構造にすると共に、開封検出スイッチ３４を設けて開封検知に呼応して前記メモリ２６内のデータを消去する。 - 特許庁

In a memory cell in which two inverters constituted of a load transistor and a drive transistor respectively are cross-coupled, each gate of the load transistor and the drive transistor is coupled electrically to a gate wiring of poly-metal structure commonly.例文帳に追加

各々が負荷トランジスタおよび駆動トランジスタから構成された２個のインバータを交差結合したメモリセルにおいて、負荷トランジスタおよび駆動トランジスタの各ゲートをポリメタル構造のゲート配線と共通に電気的に結合する。 - 特許庁

The non-volatile solid-state magnetic memory 10 of a field effect transistor structure is manufactured by sequentially forming a buffer layer 2, a recording layer 3 made of a carrier inductive ferromagnetic material and a metal electrode layer 5 via an insulating layer 4 on a substrate 1.例文帳に追加

基板１上に、バッファ層２と、キャリア誘起強磁性体からなる記録層３と、絶縁層４を介して金属電極層５を順次に形成して、電界効果型トランジスタ構造の不揮発性固体磁気メモリ１０を作製する。 - 特許庁

To provide a method and a structure which permit a mutiprocessing system to use any processor instruction set and a memory architecture in order to efficiently emulate the behavior of another multiprocessing system using any other processor instruction.例文帳に追加

あるマルチプロセッシング・システムが、何らかのプロセッサ命令セットとメモリ・アーキテクチャを使用して、他の何らかのプロセッサ命令を使用する他のマルチプロセッシング・システムの挙動を効率よくエミュレートすることができる方法および構造を提供すること。 - 特許庁

After transistors etc. are formed on a semiconductor substrate 110, ferroelectric capacitors of a structure in which a ferroelectric film 127 is sandwiched between electrodes 126a and 128a are formed in a memory cell forming region and a logic circuit forming region, respectively.例文帳に追加

半導体基板１１０にトランジスタ等を形成した後、メモリセル形成領域及びロジック回路形成領域にそれぞれ強誘電体膜１２７を電極１２６ａ，１２８ａで挟んだ構造の強誘電体キャパシタを形成する。 - 特許庁

To provide an electrophotographic photoreceptor which maintains superior sensitivity and effectively suppresses the exposure memory, even when it is repeatedly used, by incorporating an electron transport agent, having a specific structure, into a photosensitive layer of an electrophotographic photoreceptor.例文帳に追加

電子写真感光体の感光層において、特定の構造を有する電子輸送剤を含有させることによって、繰り返し使用した場合であっても、優れた感度を維持するとともに、露光メモリを効果的に抑制する。 - 特許庁

To enable detecting existence of leak between a cell and a pass word line by electrical measurement in a DRAM having structure in which a pass word line is arranged near an accumulating electrode of a memory cell.例文帳に追加

本発明は、メモリセルの蓄積電極の近傍に通過ワード線が配設されてなる構造のＤＲＡＭにおいて、セルと通過ワード線との間のリークの有無を電気的測定により検出できるようにすることを最も主要な特徴とする。 - 特許庁

An image processing section 7 uses the line memory with a fixed length of 360 pixels considerably smaller than 1,650 pixels in the horizontal direction of the 720p signals to apply image processing to the image signals after the image structure conversion.例文帳に追加

画像処理部７はこの画像構造変換後の画像信号に対して、７２０ｐ信号の水平方向画素数１６５０画素より大幅に少ない３６０画素の固定長のラインメモリを使用して画像処理を行うことができる。 - 特許庁

To provide a cache memory capable of maintaining coherence of data between processors at good operational efficiency without enlarging a system structure of a multiprocessor system or increasing power consumption and improving access efficiency of processors.例文帳に追加

マルチプロセッサシステムにあって装置構成を大きくすることがなく、あるいは消費電力を高めることがなく、プロセッサ間でデータのコヒーレンシを動作効率よく保つことができ、さらにプロセッサによるアクセス効率が高いキャッシュメモリを提供する。 - 特許庁

To provide an ad-hoc network wireless communication method for saving memory regions of radio nodes or suppressing network resource consumption in an ad-hoc network of a tree structure wherein a plurality of radio nodes are managed by a host device.例文帳に追加

複数の無線ノードを上位装置によって管理するツリー構造のアドホックネットワークにおいて、各無線ノードのメモリ領域の節減、あるいはネットワークリソースの消費を抑制するアドホックネットワーク無線通信方法を提供する。 - 特許庁

To especially ensure capacitance of a capacitor and easily form a contact which is formed on a portion except a capacitor forming part, concerning a semiconductor device having the capacitor of concave structure in a DRAM (dynamic random access memory) mixed loading device etc.例文帳に追加

ＤＲＡＭ部混載デバイスなどにおけるコンケーブ構造のキャパシタを有する半導体装置に関し、特にキャパシタの容量を確保するとともに、キャパシタ形成部以外の箇所に形成されるコンタクト部の形成を容易行うものである。 - 特許庁

A storage part 231 of an IC chip 200 divides the memory area into a plurality of areas having a hierarchical structure, and stores area information showing each of the divided areas and service information showing the position of a service.例文帳に追加

ＩＣチップ２００の記憶部２３１は，階層構造を有する複数のエリアに上記メモリ領域を分割し，分割した各エリアを示すエリア情報とユーザに提供されるサービスの位置を示すサービス情報とを記憶する。 - 特許庁

In the system, the problem is solved by providing a central electronic circuit with a structure having a memory for storing information of exceeding a mass maximum value, and a confirmation response signal of a manually-operable confirmation response switch.例文帳に追加

前記課題は本発明では、中央電子回路が、質量最大値を超えたことの情報と、手動操作可能な確認応答スイッチの確認応答信号とを記憶するためのメモリを有する構成によって解決される。 - 特許庁

In this way, the data read region is set based on the course 2 and the structure out of the data read region is not read so that the navigation device can reduce the used memory size without omitting the data necessary for the guide.例文帳に追加

このように、経路２を元にデータ読込領域を設定し、データ読込領域外の建造物を読み込まないようにすることにより、ナビゲーション装置は、案内に必要なデータを省くことなく、メモリ使用量を削減することができる。 - 特許庁

A wiring structure includes a flexible printed board 100 having the plurality of signal lines 10 in which a core wire 20 made of the shape memory material is interposed between both the lateral ends 120, and a wiring complete shape is previously stored in an electronic apparatus.例文帳に追加

複数本の信号線１０を有したフレキシブルプリント基板１００において、幅方向の両端部１２０に、形状記憶材からなる芯線２０を挟み込み、電子機器内での配線完了形状を予め記憶させた。 - 特許庁

This pulse control system 118 automatically measures sunsets of caught signal pulses stored in a catch memory 142, stored the characteristics of a selected subset of the caught signal pulses, and generates an accessible data structure 206 which included the result of pulse measurement.例文帳に追加

パルス管理システム(118)は、捕捉メモリ(142)に格納された捕捉信号のパルスのサブセットに自動的に測定を行い、捕捉信号パルスの選択されたサブセットの特性を記憶し、パルス測定結果を含むアクセス可能なデータ構造(206)を生成する。 - 特許庁

The information recording medium M of the structure obtained by bonding and integrating an integrated circuit recording medium flake 1 including a memory circuit by the adherend 3 with an adhesive layer 2 which is degraded in adhesive power by ionization radiation or heat is provided.例文帳に追加

記憶回路を含む集積回路記録媒体薄片１を、電離放射線又は熱により接着力が低下する接着剤層２で被着体３に接着一体化した構造の情報記録媒体Ｍとする。 - 特許庁

To provide a connector connecting structure, an attaching side device, an attached side device, and an external memory device wherein an electric connector and an optical connector become possible to be connected easily, and damages of the optical connector vulnerable to impact can be prevented.例文帳に追加

電気コネクタと光コネクタを容易に接続することが可能となり、衝撃に弱い光コネクタの破損を防止することができるコネクタ接続構造、装着側装置、被装着側装置および外部記憶装置を提供する。 - 特許庁

By imparting a structure wherein a protection plate part 13C of a board holder 13 is vertically sandwiched by a first sandwiching part 58 of a main body 11, the memory board 12 is prevented from being damaged by external force applied to the board holder 13.例文帳に追加

また、基板ホルダー１３の保護板部１３Ｃを本体１１の第１挟持部５８で上下方向に挟持する構造とすることによって、基板ホルダー１３に加わる外力でメモリー基板１２がダメージを受けないようにする。 - 特許庁

To obtain a nonvolatile semiconductor storage device of a structure, wherein with the humidity resistances of memory cells raised, data can be prevented from being broken with H+ discharged from a silicon nitride film, which is the uppermost protective film, and a manufacturing method of the device.例文帳に追加

耐湿性を向上させるとともに、最上層保護膜のシリコン窒化膜から放出されたＨ^+によってデータが破壊されるのを防止できる不揮発性半導体記憶装置およびその製造方法を提供する。 - 特許庁

To provide an imaging apparatus (e.g. an infrared imaging system) capable of replacing defective pixels by simplified structure without requiring an average value operation function, a memory for storing average value, a differential operation function and a difference decision function.例文帳に追加

平均値演算機能や平均値格納用メモリや差分演算機能や差分判定機能を必要とせず、簡略な構成で欠陥画素の置換を行うことができる撮像装置（例えば、赤外線撮像装置）を提供する。 - 特許庁

The texture data 20 enables a smooth shading because of the density gradation of color tone formed in two mutually orthogonal directions, and also the saving of memory capacity because of the structure formed by integrating a plurality of texture memories.例文帳に追加

テクスチャデータ（２０）は互いに直交する２方向に対して色調の濃淡勾配が形成されているため、滑らかなシェーディングを可能にしつつ、複数のテクスチャメモリを集約した構成となっているため、メモリ容量の節約にもなる。 - 特許庁

To provide a structure having a USB memory module, which can surely and additionally mount a data storage module, have a data storage function without increasing the outer diameter of a product, and achieve multiple functions.例文帳に追加

確実にデータ記憶モジュールを付加的に取り付けることができ、製品の外径を大きくすることなくデータ記憶機能を保有することができ、多機能化を図ることができるＵＳＢメモリモジュールを有する構造体を提供する。 - 特許庁

This image display processor 1 is provided with an OS/application 4, a data structure deciding part 5 and a graphic card 6, and an image display device 2 is provided with an image processing part 18, a display part 19, a frame memory 23 and a display control part 24.例文帳に追加

画像表示処理装置１は、ＯＳ／アプリケーション４と、データ構成決定部５と、グラフィックカード６とを備え、画像表示装置２は、画像処理部１８と、表示部１９と、フレームメモリ２３と、表示制御部２４とを備える。 - 特許庁

To provide a database processing system and a method therefor capable of performing database processing through a network at a high speed and performing complicated processing by preparing a database structure in a memory mounted on a content server.例文帳に追加

コンテンツサーバ上に実装したメモリにデータベース構造を作成することによって、ネットワークを介したデータベース処理を高速に行い、且つ複雑な処理を可能とするデータベース処理システム及び方法を提供することを目的とする。 - 特許庁

The stream structural table 7 includes decoding sequence as counts of a decoding sequence counter, and the stream structure analysis circuit 8 generates automatically the decoding sequence based on frame addresses in a bit stream storage memory 3 arranged in the decoding sequence.例文帳に追加

ストリーム構造表７は、復号順番を復号順カウンタ８２の値として含むが、復号順番は、ストリーム構造解析回路８が、復号順に並んだビット列記憶メモリ３内のフレームの位置に基づいて自動生成する。 - 特許庁

The wiring patterns respectively connected to the memory circuit 10 are wired at random in a multilayer wiring structure formed on each circuit block to make the wiring of the wiring patterns longer than the wiring to be formed on the shortest path.例文帳に追加

そしてメモリ回路１０のそれぞれに接続される配線パターンが、回路ブロック上に形成される多層配線構造においてランダムに配線されることにより、配線パターンの配線長が最短経路よりも長く形成される。 - 特許庁

A phase transformation memory element comprises a lower structure having a contact plug 27, a nanowire 28 formed by extending from the surface of the contact plug 27 to the inside of the contact plug 27, and the phase transformation film 29 formed on the contact plug 27.例文帳に追加

相変化メモリ素子は、コンタクトプラグ２７を備える下部構造体と、コンタクトプラグ２７の表面からコンタクトプラグ２７の内部に延びて形成されたナノワイヤ２８と、コンタクトプラグ２７上に形成された相変化膜２９とを備える。 - 特許庁

An information processing device comprises an interface for detachably connecting a recording medium, a data extracting means for extracting data recorded in a recording medium connected via the interface in a data structure of the recording medium, a data memory means for memorizing data, and a control means for memorizing the data extracted by the data extracting means in the extracted data structure into the data memory means together with an identifier specifying the recording medium.例文帳に追加

本発明は、記録媒体を着脱可能なインターフェースと、前記インターフェースを介して接続された記録媒体に記録されたデータを、その記録媒体のデータ構造で抽出するデータ抽出手段と、データを記憶するデータ記憶手段と、前記データ抽出手段により抽出されたデータを、抽出されたデータ構造で、前記記録媒体を特定する識別子とともに前記データ記憶手段に記憶させる制御手段とを有する情報処理装置を提供する。 - 特許庁

An MPEG 4 image information coding section 13 decodes and decimates the MPEG 2 image compression information, based on an object code quantity obtained from the complexity and the GOV structure decided by the GOV structure decision section 29 and encodes image information once stored in a video memory 12 into the MPEG 4 image compression information.例文帳に追加

ＭＰＥＧ４画像情報符号化部１３では、コンプレキシティから求めた目標符号量と、ＧＯＶ構造決定部２９により決定されたＧＯＶ構造とに基づいて、ＭＰＥＧ２画像圧縮情報が復号され、間引きされ、さらにビデオメモリ１２に一旦蓄えられた画像情報を、ＭＰＥＧ４画像圧縮情報に符号化する。 - 特許庁

A gate electrode 4c of the read transistor RTr is shared among a plurality of memory cells MC arrayed in a predetermined direction, and the gate electrode 4c is parted into a plurality of gate electrodes 10 which have an element isolation structure 2 being a stress relaxing structure for relaxing stress acting on an annular active region 3a and each have a gate length of ≤100 μm.例文帳に追加

リードトランジスタＲＴｒのゲート電極４ｃは、所定方向に並ぶ複数のメモリセルＭＣに共有されており、ゲート電極４ｃは、素子分離構造２が環状の活性領域３ａに及ぼす応力を緩和する応力緩和構造であって、各々ゲート長が１００μｍ以下である複数のゲート電極１０に分断されている。 - 特許庁

The memory part includes: a laminate structure ML having a plurality of electrode films WL and a plurality of insulating films 14 laminated alternately on a principal surface 11a of the semiconductor substrate in a vertical first direction; semiconductor pillars SP penetrating the laminate structure in the first direction; and storage parts 43 provided according to intersection parts of the electrode films and semiconductor pillars.例文帳に追加

メモリ部は、半導体基板の主面１１ａに垂直な第１方向に交互に積層された複数の電極膜ＷＬと複数の絶縁膜１４とを有する積層構造体ＭＬと、積層構造体を第１方向に貫通する半導体ピラーＳＰと、電極膜と半導体ピラーとの交差部に対応して設けられた記憶部４３と、を有す。 - 特許庁

A file entry for instructing the file stored in the memory card, a root entry for instructing a highest-order directory in the hierarchical directory structure, and a sub entry for instructing a sub directory in the hierarchical directory structure are stored as the management data in the management data storage area in conformation to each of the generated file, root directory and sub directory.例文帳に追加

管理データ記録領域には、上記管理データとして、当該メモリカードに記録されたファイルを指示するファイルエントリ、階層ディレクトリ構造における最上位ディレクトリを指示するルートエントリ、及び、階層ディレクトリ構造におけるサブディレクトリを指示するサブエントリが、生成された各ファイル、ルートディレクトリ及びサブディレクトリに対応して記録される。 - 特許庁

A gate electrode GA of a MOSQA for a peripheral circuit is configured with the same gate electrode structure as that of a nonvolatile memory cell having a two-layer gate electrode structure, and a contact hole SC for connecting conductive films 4 and 6 constituting the gate electrode GA is arranged at a position at which it overlaps in the plane with an active region LA in a plane of the gate electrode GA.例文帳に追加

２層ゲート電極構造の不揮発性メモリセルと同じゲート電極構造によって周辺回路用のＭＯＳＱＡのゲート電極ＧＡを構成し、そのゲート電極ＧＡを構成する導体膜４，６間を接続するコンタクトホールＳＣを、そのゲート電極ＧＡの平面内において活性領域ＬＡと平面的に重なる位置に配置した。 - 特許庁

The gate electrode GA of MOSQA for a peripheral circuit is constituted by the same gate electrode structure as a nonvolatile memory cell of a two-layer gate electrode structure, and a contact hole SC connecting between conductive films 4 and 6 which constitute the gate electrode GA is arranged in a position where it flatly overlaps an active area LA in the plane of the gate electrode GA.例文帳に追加

２層ゲート電極構造の不揮発性メモリセルと同じゲート電極構造によって周辺回路用のＭＯＳＱＡのゲート電極ＧＡを構成し、そのゲート電極ＧＡを構成する導体膜４，６間を接続するコンタクトホールＳＣを、そのゲート電極ＧＡの平面内において活性領域ＬＡと平面的に重なる位置に配置した。 - 特許庁

A memory device capacitor, including a transistor structure, comprises a lower electrode 40, which is formed above an impurity region 22b of the transistor structure and includes a metal electrode 36 and a metal oxide electrode 35; a ferroelectric layer 37, which is formed so that it surrounds the lower electrode 40; and an upper electrode 38 formed on the ferroelectric layer 37.例文帳に追加

トランジスタ構造体の不純物領域２２ｂ上に形成され、金属電極３６及び金属酸化物電極３５を含む下部電極４０と、下部電極４０を取り囲んで形成された強誘電体層３７と、強誘電体層３７上に形成された上部電極３８と、を含むトランジスタ構造体を含むメモリ素子のキャパシタである。 - 特許庁

The tightening-releasing device 1 releasing, by electromagnetic induction heating, the tightening of a tightening structure 2 from connecting parts made of a magnetic material and auxiliary parts made of a non-magnetic shape-memory alloy tightening a box body 4, is provided with a belt conveyor 3 for conveying the box body 4 and an electromagnetic induction heating means 5 for heating the connecting parts of the tightening structure 2.例文帳に追加

締結解除装置１は、筐体４を締結する、磁性材料製の結合部品と非磁性形状記憶合金製の介挿部品とから締結構造体２の締結を、電磁誘導加熱によって解除するものであって、筐体４を移動させるベルトコンベア３と、締結構造体２の結合部品を加熱する電磁誘導加熱手段５と、を備えた。 - 特許庁

In the method for fabricating a dynamic random access memory having a data storage capacitor structure and a data transfer gate, a dummy gate member 13 wider than the transfer gate 12 is formed together with the transfer gate 12 contiguously to the end of an array of the transfer gate 12 prior to a step for forming the capacitor structure 16 on the transfer gate 12 through an interlayer dielectric.例文帳に追加

データ蓄積用のキャパシタ構造及びデータのトランスファゲートを有するダイナミックランダムアクセスメモリの製造に関し、トランスファゲート１２上方に層間絶縁膜１２を介してキャパシタ構造１６を形成する前の工程において、トランスファゲート１２配列の端部に隣接してトランスファゲート１２より幅広のダミーゲート部材１３をトランスファゲート１２と共に形成する。 - 特許庁

The system-in-package (SiP) has a stack structure in which two memory chips 2A, 2B are stacked on the main surface of a wiring board 1 to be mounted, further a microcomputer chip 2C is stacked thereon to be mounted, and these chips are sealed with a mold resin 3.例文帳に追加

システムインパッケージ（ＳｉＰ）は、配線基板１の主面上に２個のメモリチップ２Ａ、２Ｂを積み重ねて実装し、さらにその上部にマイコンチップ２Ｃを積み重ねて実装し、これらのチップをモールド樹脂３で封止したスタック構造を有している。 - 特許庁

This Ti-Ni-Cu shape memory alloy has a composition consisting of, by atom, 50.5 to 66.6% Ti, 27 to 40% Cu and the balance Ni and also has a structure comprising TiCu crystal grains and TiNi crystal grains.例文帳に追加

組成において、Ｔｉ含有量が５０．５〜６６．６原子％、Ｃｕ含有量が２７〜４０原子％、残部がＮｉであって、その組織が、ＴｉＣｕ結晶粒とＴｉＮｉ結晶粒を有するＴｉ−Ｎｉ−Ｃｕ形状記憶合金とする。 - 特許庁

Errors in writing and erasure can be prevented surely with a simple structure, because an insulating sheet 34 is stuck to the write protect terminal 18E of an IC memory card 10 or a write protect terminal 44A is covered with an insulating sheet.例文帳に追加

本発明によれば、ＩＣメモリーカード１０のライトプロテクト端子１８Ｅに絶縁シート３４を貼着したり、ライトプロテクト端子４４Ａを絶縁シート３４で被覆したりしたので、誤書き込み、誤消去を簡単な構造で確実に防止できる。 - 特許庁

A method includes steps of extracting a set of elements from the list of structure representation of an Extensible Markup Language (XML) documents, storing the set of elements in continuous packed vectors of a memory position and searching the set of elements in parallel.例文帳に追加

本発明の方法は、拡張マークアップ言語（XML）ドキュメントのリスト構造表現から要素のセットを抽出し、前記要素のセットを連続したメモリ位置のパック・ベクトルに格納し、前記セットの要素が並列に検索されることを可能にすることを有する。 - 特許庁

A local word line driver(LWD) 103 for driving a local word line WLr and a sense amplifier 10 including a sense end function are provided to column structure units 100-0 to 100-z which is divided by one or a plurality of memory cell arrays.例文帳に追加

１または複数のメモリセル列単位で分割されたカラム構成ユニット１００−０〜１００−ｚに、ローカルワード線ＷＬｒを駆動するローカルワード線ドライバ（ＬＷＤ）１０３と、センス終了機能を備えたセンスアンプ１０８と設ける。 - 特許庁

A method for driving a semiconductor device having the structure includes making the first transistor into a conductive state, setting a first source terminal or a first drain terminal to a fixed potential, and thereby stably writing in a potential in the capacitor element, when writing the potential in a memory cell.例文帳に追加

上記構成の半導体装置の駆動方法において、メモリセルに書き込みを行う場合、第１のトランジスタを導通させて第１のソース端子または第１のドレイン端子を固定電位とし、容量素子に安定した電位の書き込みを行う。 - 特許庁