「potentials」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

Since the number of supplied potentials is reduced, multiple gray level display can be performed by the potential supply means having a simple circuit constitution.例文帳に追加

供給する電位数を少なくすることができるため，簡単な回路構成の電位供給手段で多階調表示を行うことが可能である。 - 特許庁

A control circuit board switches first electrodes 3_a, 3_b and second electrodes 4_a, 4_b of each liquid crystal panel between electric potentials V_1, V_2 with a frequency T, respectively.例文帳に追加

制御回路基板は、各液晶パネルの第１の電極３_ａ，３_ｂおよび第２の電極４_ａ，４_ｂを、それぞれ周期Ｔで、電位Ｖ_１，Ｖ_２に切り替える。 - 特許庁

The potentials 201, 202 of gate wiring for modulating those of pixel electrodes are modulated by a compensation voltage value in capacitance coupling driving according to source signals.例文帳に追加

画素電極の電位を変調するゲート配線の電位２０１，２０２をソース信号に応じて、容量結合駆動における補償電圧の大きさを変調する。 - 特許庁

Thus, the electric potential of the P-type layer 1 is fixed, and the electric potentials of a gate electrode 12 and a drain electrode 13, with the electric potential between both electrodes change evenly.例文帳に追加

これにより、Ｐ型層１の電位が固定されてゲート電極12とドレイン電極13の電位が固定され、両電極間の電位は一様に変化する。 - 特許庁

The protein having an amino acid sequence showing identity of more than 90% with the specific amino acid sequence and having transcription modulating potentials.例文帳に追加

特定のアミノ酸配列に対して９０％以上のアミノ酸同一性を示すアミノ酸配列を有し、かつ転写調節能を有する蛋白質。 - 特許庁

Circuits 24A and 24B are provided side by side on a substrate, and stem wirings for feeding two systems of gradation potentials V0 to V7 to these circuits are laid over the circuits.例文帳に追加

回路２４Ａ及び２４Ｂが並設され、２系統の階調電位Ｖ０〜Ｖ７をこれらの回路に供給する幹配線が回路上方に敷設されている。 - 特許庁

Thus, potentials of each word lines WL0-WL31 of a non-selection block being not erased are made at the same level as that of the (p) type well 12.例文帳に追加

こうして、消去しない非選択ブロックの各ワード線ＷＬ０〜ＷＬ３１の電位を、ｐ型ウェル１２と同一レベルとするようになっている。 - 特許庁

At the time of standby, bit lines BL1, /BL1 are pre-charged and potentials of word lines WL1, /WL2 are set to a slightly higher potential than a ground potential.例文帳に追加

待機時においては、ビット線ＢＬ１、／ＢＬ１をプリチャージしておき、ワード線ＷＬ１、ＷＬ２の電位を接地電位よりやや高い電位に設定する。 - 特許庁

An offset voltage is applied on a pixel electrode 14 by the capacitance coupling through a storage capacitance 15 by changing the voltage on the gate signal line 11 among at least four potentials including the on and off potentials, and the size of the storage capacitance 15 is made to mutually differ for every specified number of rows or columns.例文帳に追加

ゲート信号線１１をオン電位及びオフ電位を含む少なくとも４つの電位間で変化させることにより、蓄積容量１５を介して容量結合によるオフセット電圧を画素電極１４に印加し、蓄積容量１５の大きさを、所定数の行ごと又は列ごとに異ならしめる。 - 特許庁

The image display device is equipped with pixel circuits 1 which are arranged in a plurality, scanning lines 2 and signal lines 3 which supply the prescribed potentials to the pixel circuits 1, the wiring structures 4 which supply currents to the current light emitting elements arranged within the pixel circuits 1, and potential control sections 5 which control the potentials of the wiring structures 4.例文帳に追加

複数配置された画素回路１と、画素回路１に対して所定の電位を供給する走査線２および信号線３と、画素回路１内に配置される電流発光素子に電流を供給するための配線構造４と、配線構造４の電位を制御する電位制御部５とを備える。 - 特許庁

In addition, the electric functional section is configured such that electrical potentials of at least two nodes of the plurality of nodes are the same as a predetermined electrical potential in the standby mode, but that two nodes having the same predetermined electrical potential are given with an electrical potential difference between the electrical potentials thereof corresponding to a given external command in the standby mode.例文帳に追加

また、電気的機能部は、スタンバイモードでは複数のノードのうち少なくとも２つ以上のノードの電位が同一の所定電位となるが、スタンバイモードにおいて外部コマンドが与えられることに応じて同一の所定電位となる２つのノードに電位差が与えられるように構成されている。 - 特許庁

The column driver and the row driver are configured to apply a plurality of bias potentials to the MEMS display element, during display writing processing in a frame update period and include write cycles and hold cycles of opposite polarity which are selected so that charges written by the plurality of bias potentials may balance.例文帳に追加

前記列ドライバ及び前記行ドライバは、フレーム更新期間におけるディスプレイ書き込み処理の間、前記ＭＥＭＳディスプレイ素子に複数の電位差を印加するよう構成され、複数の電位差により書き込まれる電荷がバランスするように、選択された逆極性の書き込みサイクル及び保持サイクルにより構成される。 - 特許庁

A drain driver which drives drain lines 14 selects the drain lines 14 so that the same number of image data signal potentials having the positive polarity about a counter electrode electrode and image data signal potentials having the negative polarity are written at the same time, and supplies image data signals to pixel electrodes 21.例文帳に追加

ドレインライン１４を駆動するドレインドライバは、対向電極電位に対して正の極性を持った画像データ信号電位と負の極性を持った画像データ信号電位とがそれぞれ同数ずつ同時に書き込まれるようにドレインライン１４を選択して、画素電極２１への画像データ信号の供給を行う。 - 特許庁

In a still picture display period, the reduction of the power consumption is realized, by setting power source potentials SVDD and SVSS to be supplied to the digital memory(DM) 18 to the same potentials to be supplied to a counter electrode 15 and an auxiliary capacitive element 26, and by preventing a penetration current from flowing into inverter circuits 23 and 24.例文帳に追加

静止画表示期間では、ディジタルメモリ（ＤＭ）１８に供給される電源電位ＳＶＤＤ、ＳＶＳＳを、対向電極１５と補助容量素子２６に供給される電位と同電位とすることにより、インバータ回路２３，２４に貫通電流が流れないようにして、消費電力の低減を図る。 - 特許庁

This integrated circuit device 1 has such a structure that a number of logic circuits 2 are arranged in a plurality of rows and first and second power supply wires 3 and 4 respectively give power supply potentials and ground potentials to the logic circuits 2 belonging two adjacent rows.例文帳に追加

集積回路装置１は、多数の論理回路２を複数の列をなすよう配列すると共に、第１電源配線３が隣合う２つの列に属する論理回路２に電源電位を与え、第２電源配線４が隣り合う２つの列に属する論理回路２に接地電位を与える構造を有している。 - 特許庁

For a SOI transistor integrated circuit, in a P channel type MOS transistors Qp1, Qp2, a high potential level Vdd, for example a power supply potential is given to each source, respective body potentials are turned to variable potentials in accordance with signal inputs Vin, BVin being inverse to each other, and a control signal CS is given to each gate.例文帳に追加

ＳＯＩトランジスタ集積回路において、Ｐチャネル型ＭＯＳトランジスタＱｐ１，Ｑｐ２は、各ソースに高電位レベルＶｄｄ、例えば電源電位が与えられ、それぞれボディー電位を相反する信号入力Ｖｉｎ、ＢＶｉｎに応じた可変電位とし、各ゲートに制御信号ＣＳが与えられる。 - 特許庁

A write scanning unit 104 makes the write drive pulse WS active and writes signal potentials Vin written to the respective signal line capacitors 106C to respective holding capacitors 120 at the same time.例文帳に追加

書込走査部１０４は、書込駆動パルスWSをアクティブにして各信号線容量１０６Ｃに書き込まれた信号電位Ｖinを各保持容量１２０に同時に書き込む。 - 特許庁

Each of the potentials is measured time-sequentially, so that the potential measured first is stored in a temporary storage circuit and EORed with the potential measured next.例文帳に追加

それぞれの電位は時系列で測定されるため、先に測定された電位は一時的な記憶回路に格納しておき、次に測定された電位とＥＯＲ演算を行う。 - 特許庁

To provide a memory circuit always arranged between two bit lines connected to predetermined different potentials where all bit lines have potential differences opposite to an arithmetic mean potential.例文帳に追加

全てのビット線が相加平均電位と反対の電位差を有する、異なる所定電位に接続された２つのビット線間に、常に配置されるメモリ回路を提供する。 - 特許庁

A fixed potential is connected to the n-type well NW2, and the fixed potential is made to be a potential between potentials applied respectively to both edges of the ladder resistance 12.例文帳に追加

ｎ型ウエルＮＷ２には固定電位が接続され、この固定電位は、ラダー抵抗１２の両端にそれぞれ印加される電位の間の電位とされている。 - 特許庁

To reduce radiation noise and detect in better response and a simple structure temperature of the first and the second switching elements of different potentials in the induction heating cooker.例文帳に追加

誘導加熱調理器の電位の異なる第１、第２のスイッチング素子の温度を簡単な構成で、応答性良く検知するとともに輻射雑音を低減する。 - 特許庁

To provide an interface circuit capable of surely transmitting a signal regardless of a variation in the potential difference of reference potentials between circuits where the signal is transmitted.例文帳に追加

信号伝送が行われる回路間の基準電位の電位差が変動しても確実に信号を伝達できるインターフェース回路を提供することを課題とする。 - 特許庁

In this case, since the potentials of the second nodes 661 and 663 are higher than the threshold potential (Vthe1+Vcat) of the light emitting elements, luminance of each light emitting element is increased.例文帳に追加

この場合において、発光素子の閾値電位（Ｖｔｈｅｌ＋Ｖｃａｔ）より第２ノード６６１および６６３の電位が高いため、それぞれの発光素子の輝度は大きくなる。 - 特許庁

In this case, the biasing conditions thereof is selected so that the resistor structure lower electrode 15 of the MIM structure resistor 28 is not connected to any of the electric potentials, and is in a floating condition.例文帳に追加

この場合、ＭＩＭ構造抵抗体２８の抵抗体構造下部電極１５がどの電位にも接続されず、浮遊状態となるようにバイアス条件を設定する。 - 特許庁

Potentials corresponding to 11/10/01/00 are written in a dummy cell arranged at an intersection of a dummy word line DWLN/T and a sub-bit line connected to SSA 31, 32.例文帳に追加

ダミーワード線ＤＷＬＮ／ＴとＳＳＡ３１，３２に接続された副ビット線の交点に配置したダミーセルへ１１／１０／０１／００に対応する電位を書き込んでおく。 - 特許庁

An A/D converter M2 respectively carries out A/D conversion for the first to the fourth potentials according to a clock T13, and outputs conversion values C(n), A(n), B(n), T3.例文帳に追加

Ａ／Ｄ変換器Ｍ２は、クロックＴ１３に応じて、第１〜４電位に対してそれぞれＡ／Ｄ変換を施して変換値Ｃ（ｎ）、Ａ（ｎ）、Ｂ（ｎ）、Ｔ３を出力する。 - 特許庁

A control circuit 7 controls potentials of the word lines and the bit lines in response to input data and hence controls data write, read, and erase operations of data with respect to memory cells.例文帳に追加

制御回路７は、入力データに応じてワード線、ビット線の電位を制御し、メモリセルに対するデータの書き込み、読み出し及び消去動作を制御する。 - 特許庁

An intermediate potential between the neutral-point potential and a positive-electrode potential of the secondary battery is adjusted so as to agree with an intermediate potential between potentials of both terminals of a second capacitor 46.例文帳に追加

中性点電位および二次電池正極電位の中間電位は、第２コンデンサ４６の両端子の電位の中間電位に一致するよう調整される。 - 特許庁

The first circuit and the second circuits are so configured as to adjust the acting point of each with a bias potential, and adjusted to appropriate bias potentials to have insensitivity band areas.例文帳に追加

第１の回路と第２の回路は、各々の動作点をバイアス電位で調整するように構成し、不感帯領域を持つように適切なバイアス電位に調整する。 - 特許庁

The control circuit 120 applies at least two different bias potentials to a substrate 130 of the high-frequency switching transistor, depending on a control signal 140 received by the control circuit.例文帳に追加

制御回路は、制御回路が受信した制御信号１４０に応じて、少なくとも２つの異なるバイアス電位を、高周波スイッチングトランジスタの基板１３０に印加する。 - 特許庁

The rotating operation amount obtained by mutually comparing operating positions detected from the potentials of analog values before and after a prescribed cycle is detected without being restricted by detection resolution.例文帳に追加

アナログ値の電位から検出される操作位置を、所定周期の前後で比較して得る回転操作量は、検出分解能の制約を受けずに検出される。 - 特許庁

Moreover, directly under the photodiode for the green (G) and the blue (B), additional overflow barrier layer (121, 123) is formed, and the difference is reduced in height of potentials of overflow barriers.例文帳に追加

また、併せて、緑（Ｇ），青（Ｂ）用のフォトダイオードの直下において追加のオーバーフローバリア層（１２１，１２３）を形成し、オーバーフローバリアのポテンシャルの高さの差を低減する。 - 特許庁

Then, two voltage impression electrodes are selected by another combination, and a potential difference in ground surface potentials is measured under the condition where a current is made to flow in another electrifying direction.例文帳に追加

続いて、別の組合せで２つの電圧印加電極を選択し、別の通流方向に電流を通流させた状態で大地表面電位の電位差測定を行う。 - 特許庁

To provide a device which conveniently enables the crystallization by using a well plate used in the conventional vapor diffusion method and utilizes the difference of surface potentials of solid.例文帳に追加

従来の蒸気拡散法に使用されるウェルプレートを使用して簡便に結晶化を行うことができる、固体の表面電位の違いを利用した装置を提供する。 - 特許庁

Each of a plurality of control gate driver can set potentials of first and second control gates in corresponding on sector region independently for the other sector regions.例文帳に追加

複数のコントロールゲートドライバの各々は、対応する一つのセクタ領域内の第１，第２のコントロールゲートの電位を、他のセクタ領域とは独立して設定可能である。 - 特許庁

To provide a PCVD film forming device hard to be influenced from wall potentials such as a heater unit holding a substrate and a film forming unit supporting a discharge electrode.例文帳に追加

基板を保持するヒータユニットや放電電極を支持する製膜ユニットなどの壁電位条件からの影響を受け難いＰＣＶＤ製膜装置を提供する。 - 特許庁

Such a structure is used to accumulate potentials equivalent to a quantity of radiation entering the TFTs (T11-T33) in the capacitance elements C11-T33, and the accumulated potential is output.例文帳に追加

この構成で、ＴＦＴ（Ｔ１１〜Ｔ３３）に入射する放射線量に応じた電荷を容量素子Ｃ１１〜Ｔ３３に蓄積し、蓄積電荷を出力する。 - 特許庁

During read-out operation, after the complementary bit lines BLT, BLB are charged to the prescribed potentials by a pre-charge circuit 60, they are discharged in accordance with each of complementary data.例文帳に追加

読み出し動作時、相補ビット線ＢＬＴ，ＢＬＢは、プリチャージ回路６０によって所定の電位に充電された後に、相補データのそれぞれに応じて放電される。 - 特許庁

To provide a power supply circuit compatible with multiple set potentials wherein the dependence of its voltage boosting capability on set potential can be reduced, and further ripples can be reduced.例文帳に追加

複数の設定電位に対応して、昇圧能力の設定電位依存を低減させるとともに、リップルを低減することが可能な電源回路を提供する。 - 特許庁

Potentials applied to respective terminals at one side of the piezoelectric elements P1, P2, P3 and P4 corresponding to the non-driving nozzles are also of the same value, and therefore a sudden potential change is prevented.例文帳に追加

また、非駆動ノズルに対応する圧電素子Ｐ１、Ｐ２、Ｐ３、Ｐ４の各一方側の端子に印加される電位も同じ値であるため、急激な電位変化は発生しない。 - 特許庁

In this case, bias conditions are set so as to make the lower electrode 15 of the resistor structure of MIM structure resistor 28 in a floating state without connecting any potentials.例文帳に追加

この場合、ＭＩＭ構造抵抗体２８の抵抗体構造下部電極１５がどの電位にも接続されず、浮遊状態となるようにバイアス条件を設定する。 - 特許庁

A speed estimator 30 estimates the rotational speed with the electric potentials of three phases (U-phase, V-phase and W-phase) of the motor 6 being inputs, and outputs the rotational speed to a brake control device 28.例文帳に追加

速度推定器３０は、電動機６の３相（Ｕ相、Ｖ相、Ｗ相）の電位を入力として、回転速度を推定し、ブレーキ制御装置２８に出力する。 - 特許庁

In a pause period T2, the potentials of data signal lines and a counter electrode of a liquid crystal panel are made almost equal to the respective centers of the voltage amplitudes in a scanning period T1.例文帳に追加

休止期間Ｔ２において、液晶パネルのデータ信号線および対向電極の電位を、走査期間Ｔ１でのそれぞれの電圧振幅の中心とほぼ等しくする。 - 特許庁

First and second reference potential generating sections 11 and 12 output the first and second reference potentials V1 and V7, corresponding to the first and second detected temperatures, respectively.例文帳に追加

第１及び第２の基準電位発生部１１、１２は、それぞれ第１及び第２の検出温度に対応する第１及び第２の基準電位Ｖ１、Ｖ７を出力する。 - 特許庁

To extract output potentials of pixels to the outside without being affected by the dispersion of gains or the like of a CDS circuit or an AGC circuit and an A/D conversion circuit.例文帳に追加

ＣＤＳ回路やＡＧＣ回路及びＡ／Ｄ変換回路のゲイン等のばらつきの影響を受けないようにして画素の出力電位を外部に取り出すようにすること。 - 特許庁