「reference bit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A sense amplifier detects and amplifies potential difference between bit lines using the shifted potential as reference voltage.例文帳に追加

センスアンプはこの電位を参照電圧としてビット線間の電位差を増幅検知する。 - 特許庁

An encoder 44 encodes the original images that are filter-processed in cross reference with the bit rate.例文帳に追加

エンコーダ４４は、フィルタ処理された原画像を、ビットレートに対応するように符号化する。 - 特許庁

A reference bit line is formed in parallel to plural main bit lines, data read out to the reference bit line is not inputted to a sensing amplifier section as it is, but inputted once to a reference levei generating section, then amplified, and inputted to each sensing amplifier section.例文帳に追加

参照ビットラインを複数のメインビットラインに平行に形成させ、参照ビットラインに読み出されたデータをそのままセンシングアンプ部に入力させずに、一旦参照レベル生成部へ入力させ、そこで増幅して各センシングアンプ部に入力させるようにした。 - 特許庁

To provide a means for establishing a reference position within a repetitive bit pattern of a test signal.例文帳に追加

テスト信号の繰り返しビットパターン内の基準位置を設定する手段を提供する。 - 特許庁

Generally, a quantized bit stream is generated using a reference quantization step.例文帳に追加

一般的には、量子化されたビットストリームは基準量子化ステップを使用して生成される。 - 特許庁

WORD CLOCK GENERATOR TO SYNCHRONIZE WITH TIMING REFERENCE BIT STRING IN SERIAL DIGITAL SIGNAL例文帳に追加

シリアル・デジタル信号に内在するタイミング基準ビット列に同期するワード・クロック発生器 - 特許庁

The run-length value of a unit bit string of a table reference address 'X, X, unit bit string, 0, 0 (b)' (X: 1 or 0) having the unit bit string of a table with a start bit of 0 as part of address information is stored in the run-length conversion table corresponding to the table reference address.例文帳に追加

先頭ビットが０から始まる単位ビット列をアドレス情報の一部として持つテーブル参照アドレス「Ｘ，Ｘ，単位ビット列，０，０（ｂ）」（Ｘは１か０を表す）に対応し、この単位ビット列のランレングス値がランレングス変換テーブルに格納されている。 - 特許庁

An error correction code is generated from data after reference bit insertion to which a known reference bit is inserted into an information bit sequence consisting of a plurality of information bits, and coded data are generated by adding the error correction code to the information bit sequence.例文帳に追加

複数の情報ビットからなる情報ビット系列に既知の参照ビットを挿入した参照ビット挿入後データから誤り訂正符号を生成し、前記情報ビット系列に前記誤り訂正符号を付加することによって符号化データが生成される。 - 特許庁

When it matches some reference dot pattern, it is overwritten with 8-bit gradation data associated with that reference dot pattern.例文帳に追加

或る参照ドットパターンと一致したときは、その参照ドットパターンに関連付けられている8ビット階調データを上書きする。 - 特許庁

Each switch circuit is turned on when receiving the selection signal, and connects a drain of the reference memory cell to a reference global bit line.例文帳に追加

スイッチ回路は、選択信号をそれぞれ受けてオンし、リファレンスメモリセルのドレインをリファレンスグローバルビット線にそれぞれ接続する。 - 特許庁

The reference circuit 1 outputs a reference voltage Vref to be compared with a bit line signal output from a memory cell array 4.例文帳に追加

リファレンス回路１は、メモリセルアレイ４から出力されるビット線信号と比較されるリファレンス電圧Ｖｒｅｆを出力する。 - 特許庁

The voltage of a reference bit line RBL1 is changed through an NMOS transistor connected between the reference bit line RBL1 and a reference virtual ground line RVGL2 in a second reference memory cell 30-2 and the voltage of a dummy bit line DBL is changed through a transistor in a second dummy memory cell 30-3.例文帳に追加

第２基準メモリーセル３０−２の基準ビットラインＲＢＬ１と基準仮想接地ラインＲＶＧＬ２との間に連結されているＮＭＯＳトランジスタを通じて基準ビットラインＲＢＬ１の電圧を変化させ、第２ダミーメモリーセル３０−３のトランジスターを通じてダミービットラインＤＢＬの電圧を変化させる。 - 特許庁

After pre-charging, to a high voltage, the reference bit line and the normal bit line connected with anti-fuse elements to be read, this memory starts to draw charges from the reference bit line by a current a little smaller than from the normal bit line when starting to draw charges by a certain current from the normal bit line.例文帳に追加

参照ビット線と読み出し対象となるアンチヒューズ素子が接続された通常のビット線とをそれぞれ高電位にプリチャージした後、通常のビット線からはある電流量によって電荷を引き抜き始めると同時に、参照ビット線からは通常のビット線よりも若干小さい電流量で電荷を引き抜き始める。 - 特許庁

Thus, this method can stabilize a DC component of the reference value for the 10-bit analog/digital converter and varying the reference value of the 10-bit analog/digital converter can properly eliminate the background.例文帳に追加

１０ビットＡ／Ｄコンバータの基準値の直流成分を安定させることができるとともに、１０ビットＡ／Ｄコンバータの基準値を変化させることで、地肌を適切に除去する。 - 特許庁

The amplifier includes a single ended bit line from respective pixels, a small amplitude bit detector, a regenerative sense amplifier and a reference generation using precision analog reference.例文帳に追加

本発明の現在好適な実施例は、各画素からのシングルエンドビット線、小振幅ビット検出、再生式センス増幅器及び、精密アナログ基準を使用する基準発生を含む。 - 特許庁

An output data selection section 6 outputs a bit stream when the bit stream coincident with the reference word exists or outputs a bit stream by one word on the basis of word start position information that is stored when no coincident bit stream exists.例文帳に追加

基準ワードと一致するビット列が存在する場合はそのビット列を出力し、一致するビット列が存在しない場合は保持しているワード始まり位置情報に基づいて１ワード分のビット列を出力する。 - 特許庁

A unit bit string having a head bit of 0 is deleted by using the symmetry with the unit bit string with the head bit of 0, so the memory capacity is reducible to almost a half as large as that of a conventional table reference address.例文帳に追加

先頭ビットが１から始まる単位ビット列を０から始まる単位ビット列との対称性を利用して削除しているため、従来のテーブル参照アドレスの約半分のメモリ容量に低減できる。 - 特許庁

A digital information carrier includes a bit matrix V, that arranges elements b_m (m=0 to n-1) of a reference bit sequence B in a prespecified sequence length n arranged so as to be a matrix form, and the bit matrix V is linked to bit data.例文帳に追加

本発明に係るデジタル情報坦体は、予め規定される配列長nの参照用ビット配列Ｂの配列要素ｂ_m（ｍ＝０〜ｎ−１）を行列状に配置してなるビット行列Ｖを含む。 - 特許庁

The 2-bit serial charge redistribution D/A converter includes a high reference voltage input node that receives a high reference voltage and a low reference voltage input node that receives a low reference voltage.例文帳に追加

２ビットシリアル電荷再分配Ｄ／Ａコンバータは、ハイ参考（参照）電圧を受けるハイ参考電圧入力節点（ノード）及びロー参考電圧を受けるロー参考電圧入力節点を有する。 - 特許庁

The method comprises a step of programming the dynamic reference cell using the fixed reference cell, and a step of programming the two-bit core cell using the dynamic reference cell.例文帳に追加

本方法は、固定リファレンスセルを利用してダイナミックリファレンスセルをプログラミングするステップ、及びそのダイナミックリファレンスセルを利用して２ビットコアセルをプログラミングするステップより成る。 - 特許庁

To provide a method for setting the bit error probability reference value in a wire-wireless video communication system, where the different bit error probability reference value are set in every packet and also to provide a video transmission method of the wire-wireless video communication system which applies the bit error probability reference value setting system.例文帳に追加

パケット単位でビットエラー確率基準値を互に異なるように設定している有無線映像通信システムにおいてのビットエラー確率基準値の設定方法およびビットエラー確率基準値の設定方法を適用した有無線映像通信システムにおいての映像伝送方法。 - 特許庁

A predicted signal of a bit depth N (N>8) and a reference signal are converted to a bit depth N-Δ of eight bits or less by a bit depth conversion section 171, and motion estimation is performed by a first motion estimation section 172 using the predicted signal and reference signal after reduction of the bit depth.例文帳に追加

ビット深度Ｎ（Ｎ＞８）の被予測信号および参照信号を，ビット深度変換部１７１で８ビット以下のビット深度Ｎ−Δに変換し，そのビット深度低減後の被予測信号および参照信号を用いて，第一動き推定部１７２により動き推定を行う。 - 特許庁

A main cell array section 71 consists of a plurality of sub array sections 71 1, 71 2,.... Global bit lines BLG n, BLG n+1,... are connected to a main bit controller 75 and reference global bit lines BLRG 1, BLRG 2,... are connected to a reference bit line controller 77.例文帳に追加

複数のサブセルアレイで構成させ、メイングローバルビットライン及び少なくとも一対の参照グローバルビットラインとを用意し、サブアレイ内でそれぞれのメイングローバルビットライン及び参照グローバルビットラインに接続されるメインローカルビットライン及び参照ローカルビットラインをグループ分けして接続した。 - 特許庁

In another memory cell 2, reference information equivalent to an information read reference potential is stored, and this reference information is inputted through a bit line bit 7 to the other input terminals of the respective sense amplifiers SA1 to SA5 in common.例文帳に追加

他のメモリセル２には、情報読み出しの基準電位に相当する基準情報が記憶され、この基準情報はビット線ｂｉｔ７を経て前記センスアンプＳＡ１〜５の各他方の入力端子に共通して入力される。 - 特許庁

Thereby, balance adjustment of electric charges accumulated in parasitic capacitance CPi of each reference bit line connected in parallel is performed, reference voltage VREF is distributed as equal plural bit line reference voltage V/BLi.例文帳に追加

それにより並列に接続された各参照ビット線の寄生容量ＣＰｉに蓄積されている電荷の平衡調整が行われ、基準電圧ＶＲＥＦが等しい複数のビット線参照電圧Ｖ／ＢＬｉに配分される。 - 特許庁

The bit line total current of a cell current and an adjusting current flows in the bit line BL, and a reference line total current of a reference current and the adjusting current flows in the reference line, the current adjusting circuit makes an adjusting current flow in accordance with a reference current value so that current flowing in the reference line RL becomes the same even when the reference current value is varied.例文帳に追加

電流調整回路はリファレンス電流値に応じて、ビット線ＢＬにセル電流と調整電流のビット線合計電流、リファレンス線にリファレンス電流と調整電流のリファレンス線合計電流値が、リファレンス電流値を変えてもリファレンス線ＲＬに流れる電流が同じになるように調整電流を流す。 - 特許庁

The reference potential setting circuit block 150 sets a potential externally specified as a potential of a reference signal on the bit line.例文帳に追加

参照電位設定回路ブロック１５０は、装置外部から指定された電位をビット線上の参照信号の電位として設定する。 - 特許庁

In accordance with the value of the key-bit reference counter 152, K data stored in the key register 130 are successively specified one bit by one bit, to be used sequentially for signing arithmetic operations.例文帳に追加

この鍵ビット参照カウンタ１５２の内容により、ビット指定ゲート１５４から、鍵レジスタ１３０に格納されているＫデータが順次１ビットづつ指定され、逐次署名演算に使用される。 - 特許庁

A bit cycle detecting means 24 of a reference cycle detecting means 23 detects bit cycles Tb corresponding to one bit of data successively on the basis of the signal outputted from an amplifier 22.例文帳に追加

基準周期検出手段２３のビット周期検出手段２４は、増幅器２２から出力される信号に基づいて、データ１ビットに相当するビット周期Ｔｂを順次検出する。 - 特許庁

The bit line potential control circuit 7 controls the reference bit line /RBL to a voltage level different from the voltage level of the bit line /BLi during the operation of reading data from the memory cell 21.例文帳に追加

ビット線電位制御回路７は、メモリセル２１からデータを読み出す読み出し動作時に、リファレンスビット線／ＲＢＬをビット線／ＢＬｉの電圧レベルと異なる電圧レベルに制御する。 - 特許庁

A bit line potential selecting means for applying a write-in potential to the bit line of an electric charges accumulating side and applying a ground potential to the bit line of the other side is provided on a memory cell being adjacent to the reference cell.例文帳に追加

レファレンスセルに隣接するメモリセルに対して、電荷蓄積側のビット線に書込み電位、他方のビット線に接地電位を印加するためのビット線電位選択手段を設ける。 - 特許庁

In the absence of a CAM or RAM bit error, the reference parity bits from the RAM will match.例文帳に追加

ＣＡＭまたはＲＡＭにビットエラーがない場合、ＲＡＭからの参照パリティビットが整合する。 - 特許庁

The second load element includes an end connected with a bit line of a reference cell array within the flash memory device.例文帳に追加

第２負荷素子は、フラッシュメモリ装置内の基準セルアレイのビットラインに一端が連結される。 - 特許庁

First characterization cells are coupled between the first bit lines and a first reference supply line.例文帳に追加

第一特性付けセルが第一ビット線と第一基準供給線との間に結合している。 - 特許庁

In this case, each bit interval of a read waveform is measured, a criterion and a write bit interval of each bit interval are created, and each of the criteria and the write bit intervals is stored in an EEPROM 56 in cross-reference with position information of each bit interval.例文帳に追加

このときリード波形の各ビット間隔を測定し、各ビット間隔について判定基準とライト用ビット間隔を生成し、これら判定基準とライト用ビット間隔を個々のビット間隔の位置情報と対応付けてＥＥＰＲＯＭ５６に記憶する。 - 特許庁

And at the time of read-out of data, potential difference caused between the bit lines BL and the reference bit line BLr is read out using the sense amplifier 53.例文帳に追加

そして、データの読み出し時に、ビット線ＢＬと参照ビット線ＢＬｒとの間に生じた電位差をセンスアンプ５３を用いて読み出す。 - 特許庁

Therefore, potential variation of the bit line BL and the reference bit line BLr by an off-leak current is eliminated and erroneous read are not caused.例文帳に追加

従って、オフリーク電流によるビット線ＢＬ及び基準ビット線ＢＬｒの電位変化が排除され、読み出し誤りは発生しない。 - 特許庁

When one reference bit line BLr is driven to a selection state in accordance with a reference string selection signal SELref which is the result of decoding a column address CA at data access, the potential of the selection reference bit line BLr is transferred to a reference data bus line BDref.例文帳に追加

データアクセス時において、コラムアドレスＣＡのデコード結果である参照列選択信号ＳＥＬｒｅｆに応じて１本の参照ビット線ＢＬｒが選択状態に駆動されると、選択参照ビット線ＢＬｒの電位が参照データバス線ＢＤｒｅｆへと伝達される。 - 特許庁

The reference cell has a reference cell transistor of which the gate is connected to a reference word line, and a second magnetoresistance element, of which one end is connected to a reference read-out word line and the other end is connected to the bit line BL2 via the reference cell transistor.例文帳に追加

参照セルは、ゲートが参照ワード線に接続された参照セルトランジスタと、一端が参照読み出しワード線に接続され他端が参照セルトランジスタを介してビット線ＢＬ２に接続された第２磁気抵抗素子とを有する。 - 特許庁

This is performed by connecting the two reference cells to a capacitive line which is separated from the bit lines and the reference bit line and has a predetermined potential and a preset capacitance value.例文帳に追加

これは、ビット線および基準ビット線から分離された、予め決められた電位および予め決められた容量値を持つ容量線に、２つの基準セルを接続することにより実行される。 - 特許庁

The reference current generating circuit G5 outputs a second reference current for reading out second bit data from the memory cell MC in accordance with the first bit data outputted from the latch circuit G4.例文帳に追加

基準電流生成回路Ｇ５は、ラッチ回路Ｇ４から出力される第１のビットデータに応じて、メモリセルＭＣから第２のビットデータを読み出すための第２の基準電流を出力する。 - 特許庁

In a reference voltage generating circuit 3, reference voltage generating reference memory cells (1-1 to 1-n) which are constituted of ferroelectric capacitors (2-1 to 2-n) and transistors (1-1 to 1-n) are connected to the same reference bit line 8.例文帳に追加

この基準電圧発生回路３は、強誘電体キャパシタ(２-１〜２-ｎ)とトランジスタ(１-１〜１-ｎ)からなる基準電圧発生用リファレンスメモリセル(１-１〜１-ｎ)が、同一の基準ビット線８に接続されている。 - 特許庁

One bit line is selected in parallel from each of the first and the second bit line groups, a bit line of a non-selection state adjacent to the selected bit line is clamped to a reference potential, while at least one of bit lines of a residual non-selection state is made a floating state.例文帳に追加

第１および第２のビット線群のそれぞれから１つのビット線が並行して選択され、該選択ビット線に隣接する非選択状態のビット線が基準電位にクランプされるとともに、残りの非選択状態のビット線の少なくとも一つがフローティング状態とされる。 - 特許庁

When a nonselection reference bit line BLr is selected at the next access to the data, the data can continuously be read out without waiting for the precharging of the bit line.例文帳に追加

次のデータアクセス時に非選択参照ビット線ＢＬｒが選択されると、ビット線のプリチャージ時間を待つことなく連続的にデータ読出ができる。 - 特許庁

A SSA 30 outputs data of a memory cell and a reference level of 0x/1x on a sub-bit line to main bit lines GBLN0, GBLT0.例文帳に追加

ＳＳＡ３０はメモリセルのデータ，副ビット線ＢＬＴｘ０上の０ｘ／１ｘのリファレンスレベルを主ビット線ＧＢＬＮ０，ＧＢＬＴ０に出力する。 - 特許庁