「reference bit」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The signal converter 12 is constituted by each of reference voltage generating circuits 22, 23, and a 4-bit DA converter 24.例文帳に追加

信号変換器１２は、各基準電圧生成回路２２，２３、４bitのＤＡ変換器２４から成る。 - 特許庁

A prescribed picture configuring a bit stream includes data reference in the case of random accessing.例文帳に追加

ビットストリームを構成する所定のピクチャ内に、ランダムアクセが実行される際に参照されるデータを含ませる。 - 特許庁

A media generation bit rate lower than a reference point is determined, and set in an encoder (S11, S13).例文帳に追加

基準点よりも低いメディア生成ビットレートが決定されて、符号化器に設定される（Ｓ１１、Ｓ１３）。 - 特許庁

In the same way, Second characterization cells are coupled between the first bit lines and a first reference supply line.例文帳に追加

同様に、第二特性付けセルが第一ビット線と第一基準供給線との間に結合している。 - 特許庁

An MRAM cell array includes a memory cell group 200 and a reference cell, connected to the same bit line BL2.例文帳に追加

ＭＲＡＭセルアレイは、同じビット線ＢＬ２に接続されたメモリセルグループ２００と参照セルとを含む。 - 特許庁

The reference fail bit verification circuit is provided with a fail bit counter which counts detection of the prescribed fail bits to generate a first counting signal and a second counting signal, and a bit verification block which generates a reference bit verification signal that is activated in response to transition of the first counting signal and the second counting signal.例文帳に追加

基準フェイルビット確認回路は、所定のフェイルビットの検出をカウンティングして第１カウンティング信号及び第２カウンティング信号を発生するフェイルビットカウンターと、第１カウンティング信号の遷移及び第２カウンティング信号の遷移に応答して活性化される基準ビット確認信号を発生するビット確認ブロックとを備える。 - 特許庁

A reference channel detecting part 102 detects the reference channels, on the basis of a parameter group B constituted of coding sort, CRT bit number and Code Block number of each channel.例文帳に追加

基準チャネル検出部１０２は、各チャネル毎の符号化種別、ＣＲＣビット数、及びCode Block数からなるパラメータ群Ｂに基づいて、基準チャネルを検出する。 - 特許庁

Reference voltage generated by a reference voltage generating circuit 10 is applied to a bit line 11 through a charge Nch transistor N1.例文帳に追加

基準電圧発生回路１０から発生される基準電圧を、充電ＮｃｈトランジスタＮ1を介してビット線１１に印加されるようになっている。 - 特許庁

The voltage selection means sets the high reference voltage and the low reference voltage to be a selection voltage by at least a part of the M-bit digital code.例文帳に追加

電圧選択手段は、前記Ｍビットのデジタルコードの少なくとも一部によって前記ハイ参考電圧と前記ロー参考電圧を選択電圧に設定する。 - 特許庁

On the basis of the bit rate of encoded data, a number of reference picture determination unit 19 determines the number of fields of the reference picture in the encoding to be 1.例文帳に追加

参照画数決定部１９は、符号化された符号化データのビットレートに基づいて、その符号化における参照画像のフィールド数を１に決定する。 - 特許庁

In a memory cell array of MRAM, a regular memory cell stores one bit per one cell by comparing it with a reference memory cell holding a reference value.例文帳に追加

ＭＲＡＭのメモリセルアレイにおいて、正規メモリセルは参照値を保持する参照メモリセルと比較することにより、１セルあたり１ビットを記憶させる。 - 特許庁

To derive exact reference voltage by minimizing the complexity of a circuit and timing in the aspect of circuit and operation of a bit line reference voltage circuit.例文帳に追加

ビット線基準電圧回路の回路および動作の態様において、回路およびタイミングの複雑さを最小限にして、正確な基準電圧を得る。 - 特許庁

A method of establishing a reference bit in the bit pattern includes: identifying a series of bit sequences in the bit pattern including all bit sequences having the largest number of consecutive bits with a common logic state; and assigning a reference bit on the basis of one bit sequence in the series when the series includes only one bit sequence.例文帳に追加

上述した課題は、ビットパターンに基準ビットを設定するための方法であって、共通の論理状態を有する連続したビットの最大個数を有するすべてのビットシーケンスを含む一続きのビットシーケンスを前記ビットパターンにおいて識別すること、及び、前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まない場合、前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てること、を含むビットパターンに基準ビットを設定するための方法等により解決することができる。 - 特許庁

The gray code counter has four DFFs 11, 12, 13, 14 for holding respective bits Q3, Q2, Q1, Q0 of a gray code, a reference bit creation circuit 30 for creating a reference bit Qb, and a decode circuit for decoding Qb, Q0, Q1.例文帳に追加

グレイコードカウンタは、グレイコードの各ビットＱ３，Ｑ２，Ｑ１，Ｑ０を保持する４つのＤＦＦ１１，１２，１３，１４、参照ビットＱｂを作成するための参照ビット作成回路３０、（Ｑｂ，Ｑ０，Ｑ１）をデコードするデコード回路を備えている。 - 特許庁

A forward comparison part 27 compares the reference signals Pf with data following the fetched N-bit data, and a backward comparison part 36 compares the reference signals Pr with data before the fetched N-bit data.例文帳に追加

順方向比較部２７は参照信号Ｐｆと取り込んだＮビットデータの後に続くデータとを比較し、逆方向比較部３６は参照信号Ｐｒと取り込んだＮビットデータの前のデータとを比較する。 - 特許庁

At the time of encoding and decoding a video signal, a progressive video bit stream including a reference frame and a non-reference frame each having an initial time reference corresponding to the initial frame sequence structure is accepted (201).例文帳に追加

ビデオ信号を符号化および復号する際に、それぞれが初期フレームシーケンス構造に応じた初期時間基準を有する基準フレームと非基準フレームを含むプログレッシブビデオビットストリームを受け取る（２０１）。 - 特許庁

A test system 200 controls magnitude of voltage difference indicated between bit lines by enabling a first dummy cell 130 to transfer first reference electric charges on a first bit line and enabling a second dummy cell 140 to transfer second reference electric charges on a second bit line.例文帳に追加

テストシステムは第一基準電荷を第一ビット線上へ転送させるために第一ダミーセルをイネーブルさせ且つ第二基準電荷を第二ビット線上へ転送させるために第二ダミーセルをイネーブルさせることによって、ビット線間に表れる電圧差の大きさを制御する。 - 特許庁

In the read circuit, a current adjusting circuit is connected to bit lines BL and a reference line RL.例文帳に追加

本発明に係わる読み出し回路は、ビット線ＢＬ、リファレンス線ＲＬに電流調整回路を接続する。 - 特許庁

And the reference data delay by a delay time shorter than the bit sections for the input data.例文帳に追加

そして、前記基準データは、前記入力データに対して、前記ビット区間より短い遅延時間だけ遅延する。 - 特許庁

The sense amplifier senses the storage data by comparing a potential or current of the read bit line with a reference level.例文帳に追加

センスアンプは、リードビット線の電位あるいは電流とリファレンスレベルとを比較することによって記憶データをセンスする。 - 特許庁

Bit lines BLN1, BLT1,-, BLNn, BLTn are connected to a reference potential setting circuit block 150.例文帳に追加

ビット線ＢＬＮ１，ＢＬＴ１，〜，ＢＬＮｎ，ＢＬＴｎは、参照電位設定回路ブロック１５０に接続されている。 - 特許庁

When the over-drive driving circuit 13 is made active and a pair of bit line is made reference voltage Vii, it is made inactive.例文帳に追加

オーバドライブ駆動回路１３はアクティブになってビット線対が基準電圧Ｖｉｉになると非活性になる。 - 特許庁

When the second bit of the double-bit core cell is read, not only a source terminal and a drain terminal of a core cell are swapped, but also the source and drain terminals of corresponding double-bit reference cells are swapped.例文帳に追加

本発明のシステムは、２ビット型コアセルの第２のビットを読み出す際に、コアセルのソース端子とドレイン端子を入れ替えるだけではなく、対応した２ビット型リファレンスセルのソース端子とドレイン端子を入れ替える。 - 特許庁

To enable to adjust a bit line reference potential when a bit line potential is read out by a bit line sense amplifier adopting an over-drive system in a DRAM and to read cell data correctly even if a cycle of read operation is shortened.例文帳に追加

DRAMにおいて、オーバードライブ方式を採用したビット線センスアンプによりビット線電位を読み出す時のビット線参照電位を調整可能とし、読み出し動作のサイクルを短くしてもセルデータを正しく読み出す。 - 特許庁

The pull-up device 20A becomes active only when the pull-down device connected to the bit line pulls some of the bit lines toward the low reference voltage level.例文帳に追加

該プルアップ装置は、ビット線へ接続されているプルダウン装置がビット線のうちの幾つかを低基準電圧レベルに向かってプルする場合にのみ活性状態となる。 - 特許庁

If the communication condition does not meet a predetermined reference, the transmitter 6 temporarily lowers the bit rate and transmits the data to the video/audio receiver 2 with the lowered bit rate.例文帳に追加

この送信部６は、通信状態が所定の基準を満たさないときに、上記ビットレートを一時的に下げてデータを映像・音声受信機２に伝送する。 - 特許庁

For example, one of the bit lines 13 laid in a column direction is made a reference bit line RBL in the memory cell array 10 with anti-fuse elements 11 arranged in a grid pattern.例文帳に追加

たとえば、アンチヒューズ素子１１が格子状に配置されたメモリセルアレイ１０の、列方向に敷設されたビット線１３のうちの１本を参照ビット線ＲＢＬとする。 - 特許庁

For example, potentials of plate lines PL0, DPL are made VAA, data of an unit cell UC is read out to a bit line BL0 and data of a reference cell RC is read out to a bit line /BL0.例文帳に追加

たとえば、プレート線ＰＬ０，ＤＰＬの電位をＶＡＡにし、ビット線ＢＬ０にユニットセルＵＣのデータを、ビット線／ＢＬ０にリファレンスセルＲＣのデータを、それぞれ読み出す。 - 特許庁

The capacitance and the resistance of the bit line BL and the capacitance and the resistance of the reference bit line RB connected to the same sense amplifier 24 are adjusted at approximately the same values.例文帳に追加

同じセンスアンプ２４に接続された、ビット線ＢＬの容量及び抵抗と、リファレンスビット線ＲＢの容量及び抵抗とは、ほぼ同じ値に調整される。 - 特許庁

The coder/decoder is provided with a bit transition detection circuit 101, an analog conversion circuit 102 that converts the output of the bit transition detection circuit 101 into a corresponding analog value, a reference circuit 103 that outputs a reference value, and a comparator circuit 104 that compares output of the analog conversion circuit with the output of the reference circuit.例文帳に追加

ビット遷移検出回路１０１と、ビット遷移検出回路の出力結果に対応するアナログ値変換するアナログ変換回路１０２と、参照値を出力する参照回路１０３と、アナログ変換回路と参照回路の出力を比較する比較回路１０４を具備している。 - 特許庁

The reference cells 205 of a first column arranged along the bit line 207 are connected in parallel with the reference cells 205 of a second column arranged along the bit line 208, and the reference cells 205 of the first and second columns positioned on the same row are in a magnetized state different each other.例文帳に追加

ビット線２０７に沿って並ぶ第１の列のリファレンスセル２０５は、ビット線２０８に沿って並ぶ第２のリファレンスセル２０５と並列接続されており、同一の行に位置する第１および第２の列のリファレンスセル２０５は、互いに異なる磁化状態を有している。 - 特許庁

The upper limit voltage VH of a voltage range where low-order bit conversion is performed is amplified by a second differential amplifier AMP2 with a center value voltage VM in the voltage range as a reference and becomes the high level reference voltage SUBH of a low-order bit conversion.例文帳に追加

下位ビット変換を行う電圧範囲の上限電圧Ｖ_H は第２の差動増幅器ＡＭＰ_2 によって前記電圧範囲の中央値電圧Ｖ_M を基準に増幅され、下位ビット変換の高レベル基準電圧ＳＵＢ_H となる。 - 特許庁

A 3rd discrimination section 42 compares the detected bit error rate and the detected reception level with a reference value or a reference level and discriminates whether or not restoration to the relay communication mode is possible.例文帳に追加

同検出したビットエラー率及び受信レベルを第３の判別部42で基準値又は基準レベルと比較し、中継通信モードへの復帰が可能かにつき判別する。 - 特許庁

A read-out potential of a bit line is indirectly grasped from a result of differential amplification by operating a reference potential by this reference potential setting circuit block 150.例文帳に追加

この参照電位設定回路ブロック１５０により参照電位を操作することにより、差動増幅の結果からビット線読み出し電位を間接的に把握する。 - 特許庁

Then, FIFO statuses 25 and 15 generate FIFO status flags 58 and 48 from the content of the pointers 21 and 10 at the reference side and the content of the low order bit holding registers 13 and 23 at the destination of reference in the timing of the update signals.例文帳に追加

FIFOステータス25，15は更新信号のタイミングで参照側のポインタ21，10の内容と参照先の下位ビット保持レジスタ13，23の内容からFIFOステータスフラグ58、48を生成する。 - 特許庁

It is repeated with respect to all the pixels of the reference face image D, and a total ΣCij of the bit sums of all the pixels becomes a similar score between the reference face image D and the referred face image Dk.例文帳に追加

そして、これを参照顔画像Dの全画素に関して繰り返し、全画素のビット和の総和ΣCijが参照顔画像Dと被参照顔画像Dkとの類似スコアとなる。 - 特許庁

Serial DACs 104a, 104c, 104e use reference voltages LVred_H, LVref_L (reference voltages of negative polarity) to generate output voltages Vout(a), Vout(c), Vout(e) having voltage values corresponding to bit values of display data Data(a), Data(c), Data(e).例文帳に追加

シリアルＤＡＣ１０４ａ，１０４ｃ，１０４ｅは、基準電圧ＬＶｒｅｆ＿Ｈ，ＬＶｒｅｆ＿Ｌ（負極性の基準電圧）を用いて、表示データＤａｔａ（ａ），Ｄａｔａ（ｃ），Ｄａｔａ（ｅ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ａ），Ｖｏｕｔ（ｃ），Ｖｏｕｔ（ｅ）を生成する。 - 特許庁

Also the circuit includes bit line precharge circuits connected to the plurality of bit line pairs, respectively, and in the read operation, simultaneously precharging one of a pair of bit lines connected thereto to reference voltage level in response to the bit line precharge signal.例文帳に追加

また、複数のビットライン対の各々に１つずつ対応するように連結され、それぞれが同時に読み出し動作の際にビットラインプリチャージ信号に応答して、自分に連結された一対のビットラインのいずれか一方を基準電圧レベルに印加するビットラインプリチャージ回路を有している。 - 特許庁

When performing reading operation in which the bit lines of a memory cell array 100 are discharged by a bit line charge/discharge part 101, a counter performs counting of a count value representing a conducting period for a bit line potential to turn into a predetermined potential based on a result of the comparison by a comparator for comparing the bit line potential with a reference potential.例文帳に追加

ビット線充放電部１０１によりメモリセルアレイ１００のビット線の放電を行う読み出し動作時に、ビット線の電位と基準電位とを比較する比較器の比較結果に基づいて、カウンタは、ビット線の電位が所定の電位になる放電期間を表すカウント値を計数する。 - 特許庁

A staircase waveform having steps as many as 2 raised to (K)th power is generated as a voltage waveform of a course DAC for a high-order bit reference signal.例文帳に追加

上位ビット参照信号のコースＤＡＣの電圧波形として２のＫ乗の階段波形を発生する。 - 特許庁

On the basis of the delineating, a reference grid is mapped to the digital image and a bit stream is extracted based on the mapping.例文帳に追加

輪郭を描くことに基づき、基準グリッドがデジタル画像にマッピングされ、マッピングに基づきビット・ストリームが抽出される。 - 特許庁

A parallel conversion section 2 applies parallel conversion to an input serial bit stream subjected to oversampling by an oversampling section 1, a data division section 3 divides the bit stream into groups corresponding to the number of oversampling times, and a word searching section 4 searches a reference word of the divided bit stream.例文帳に追加

オーバーサンプリング部１でオーバーサンプリングした入力シリアルビット列をパラレル変換し、データ分割部３でオーバーサンプリングの回数のグループに分割し、分割したビット列に対してワード検索部４で基準ワードの検索を行う。 - 特許庁

The NOR flash memory device comprises a memory cell for storing multi-bit data; a reference voltage generating circuit for generating respectively different reference voltages; a sensing amplifier circuit for serially sensing the multi-bit data which is stored in the memory cell, in response to the different reference voltages; and a selecting circuit for selecting the reference voltage to be provided to the sensing amplifier circuit.例文帳に追加

本発明に従うＮＯＲフラッシュメモリ装置は、マルチビットデータを貯蔵するメモリセルと、相異なる基準電圧を発生する基準電圧発生回路と、相異なる基準電圧に応答してメモリセルに貯蔵されたマルチビットデータをシリアルセンシングする感知増幅回路と、感知増幅回路に提供される基準電圧を選択する選択回路と、を含む。 - 特許庁

Next, a reference voltage (B) read out to a second bit line (BL2) and signal voltage (A or C), read out to a first bit line (BL1) are compared and are amplified by a sense amplifier (SAP).例文帳に追加

次に、第２のビット線（ＢＬ２）に読み出されたリファレンス電圧（Ｂ）と第１のビット線（ＢＬ１）に読み出された信号電圧（ＡまたはＣ）とをセンスアンプ（ＳＡＰ）で比較増幅する。 - 特許庁

A block decoding algorithm decodes n weighted blocks to generate corresponding original blocks of m-bit message and reconstructs the first original block of m-bit message from a sequence of reference bits.例文帳に追加

ブロック符号化アルゴリズムはｎ個の加重ブロックを復号化してｍビットメッセージの該当オリジナルブロックを生成し、参照ビットの列からｍビットメッセージの第１オリジナルブロックを再構成する。 - 特許庁