「reference bit」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

This pipeline A/D converter is composed of serially connected plural pipeline stages, and a one-bit A/D converter and a reference voltage generating means is provided for detecting the gain error of each of pipeline stages and correcting the gain error by controlling a reference voltage supplied to the pipeline stage on the basis of this gain error.例文帳に追加

パイプラインＡ／Ｄ変換器において、直列接続された複数段のパイプラインステージ及び１ビットＡ／Ｄ変換器から構成されるパイプラインＡ／Ｄ変換器と、各パイプラインステージのゲインエラーを検出し、このゲインエラーに基づきパイプラインステージに供給される基準電圧を制御してゲインエラーを補正する基準電圧生成手段とを設ける。 - 特許庁

A picture type discrimination section 12 discriminates whether an input frame is a reference frame or a non-reference frame, inputs DCT coefficient information COEF2 from a dequantization section 1 to a DCT coefficient adder section 3 or a requantization section 4 depending on the result of discrimination, wherein bit rate conversion is performed by adaptively using re-quantization with compensating a quantization error or simple requantization.例文帳に追加

入力フレームが参照フレームか非参照フレームかをピクチャタイプ判別部１２で判別し、この判別結果に応じて逆量子化部１からのＤＣＴ係数情報COEF2をＤＣＴ係数加算部３あるいは再量子化部４へ入力し、量子化誤差補償付き再量子化あるいは簡易再量子化を適応的に用いたビットレート変換を行う。 - 特許庁

Further, the phase deviation is performed between the data when high speed serial data are converted into the parallel signals at a step of the serial data before the serial data are developed in parallel, a data train as a reference of the phase is compared with a bit train between the normal data train, and the phase of the normal data matches the phase of the reference based on the compared result.例文帳に追加

また、高速シリアルデータをパラレル信号に変換するときの各データ間の位相ずれを調整を、上記シリアルデータをパラレル展開する前のシリアルデータの段階で、位相の規準となるデータ列と通常データ列の間でビット列を比較し、比較結果を基に上記規準の位相に上記通常データの位相を合わせる。 - 特許庁

Signal multiplexer circuits 7, 8 multiplex a vertical synchronizing signal Vsync and a vertical reference signal Vpulse with a frequency of 7.15 MHz higher than a frequency of a video signal on low-order 2-bit of the video signal and gives the multiplexed signal to a time base correction circuit 9.例文帳に追加

信号多重回路７及び８は、映像信号の下位側２ビットに、垂直同期信号Ｖsync，垂直基準信号Ｖpulseとして、映像信号の周波数よりも高い７．１５ＭＨｚの信号を多重し、時間軸補正回路９に送る。 - 特許庁

This main memory managing method without using any reference bit can be realized by providing a means for designating the minimum number of pages to be assigned to a process (job), and operating page-out pages whose number exceeds the minimum number of pages in the order of page assignment order (FIFO).例文帳に追加

プロセス（ジョブ）へ割り当てする最小のページ数を指定する手段を設け、その最小のページ数を超過したページに対しページ割り当て順（ＦＩＦＯ）にページアウトを行うことで参照ビットを用いない主記憶管理方法を実現する。 - 特許庁

The R-2R resistor ladder type DA converter 21 changes the output voltage Vout by boosting or stepping down a reference voltage Vref according to a lower bit D[4:0] and the current signal from the segment type DA converter 11.例文帳に追加

Ｒ−２Ｒ抵抗ラダー型ＤＡ変換器２１は、基準電圧Ｖｒｅｆを、下位ビットＤ［４：０］及びセグメント型ＤＡ変換器１１からの電流信号に応じて昇圧又は降圧することにより出力電圧Ｖｏｕｔを変化させる。 - 特許庁

Loaded photographic film is provided with a PAR bit for designating a photographic printing device, where printing is performed by using a printing lens for panorama, having 1.63 power with reference to a printing lens for size C and a paper mask for size C.例文帳に追加

装填している写真フイルムには、Ｃサイズ用のプリントレンズに対して１．６３倍の倍率を有するパノラマ用プリントレンズと、Ｃサイズ用ペーパマスクとを使用してプリントを行うことを写真プリント装置に指示するＰＡＲビットが設けられている。 - 特許庁

The quantized bit stream is then re-quantized using a first quantization step to generate a first description of compressed data, wherein the first quantization step is determined based on a first required scaling of the reference quantization step.例文帳に追加

前記量子化されたビットストリームは、次に、圧縮データの第１の記述を生成するために第１の量子化ステップを使用して再量子化され、前記第１の量子化ステップは前記基準量子化ステップの第１の必須スケーリングに基づいている。 - 特許庁

And the column selecting section 27 selects one memory cell column in a first mode, and connects a bit line BL or BL# connected to one selecting memory cell and reference data lines DLr0, DLr1 connected to the dummy memory cells to a data read-out circuit 60.例文帳に追加

列選択部２７は、第１のモードでは、１つのメモリセル列を選択して、１個の選択メモリセルと接続されたビット線ＢＬまたはＢＬ♯と、ダミーメモリセルと接続された参照データ線ＤＬｒ０，ＤＬｒ１をデータ読出回路６０と接続する。 - 特許庁

To provide a color judgment apparatus by which whether a red color, a green color and a blue color are within a range recognized as the same color as a predetermined reference color can be judged quickly on the basis of color data which are composed of data on the red color, the green color and the blue color in prescribed bit numbers.例文帳に追加

各々所定ビット数の赤、緑、青各色のデータからなる色データに基づいて、その色が予め決められた基準色と同色と認められる範囲内であるか否かを高速に判定できる色判定装置を提供する。 - 特許庁

The reference signal is changed by using an amplitude of the decrease of the step voltage of the step wave by a multiple of 1/2, the integrator 106 is used to apply successive approximation to the residual voltage for AD conversion, and one bit each of low order digital values is decided from the high order digital value.例文帳に追加

前記階段波のステップ電圧を1/2倍ずつ減少させた振幅で参照信号を変化させ，残差電圧を積算器106を用いて逐次近似することでＡＤ変換し、下位ディジタル値を上位より１ビットずつ決定する。 - 特許庁

To generate a reference current of an n-bit D/A converter, A/D converter or the like without circuit scale expansion by devising a compensation circuit of a current mirror circuit, and to enhance stability for a temperature of a residue amplifier.例文帳に追加

カレントミラー回路の補償回路を工夫して、回路規模増を伴うことなく、ｎビットのＤＡ変換器や、ＡＤ変換器等の基準電流を発生できるようにすると共に、残差アンプの温度に対する安定度を改善できるようにする。 - 特許庁

A rasterizer 10 prepares the bit map data of a character image by reference to a character font file 20 and an element font file 30 according to a character code inputted from host software such as an application 60 and outputs them to a display means 70.例文帳に追加

ラスタライザ１０が、アプリケーション６０等の上位のソフトウェアから入力された文字コードに基づいて文字フォントファイル２０及びエレメントフォントファイル３０を参照して文字イメージのビットマップデータを作成して、これを表示手段７０へ出力する。 - 特許庁

A table data generation device includes a table generation section 25a that stores setting data of a receiver for receiving broadcast waves; and a register 24 that specifies the bit width from a reference position of the setting data and specifies the number of shifts of the setting data.例文帳に追加

テーブルデータ生成装置は、放送波を受信するための受信機の設定データを記憶するテーブル生成部２５ａと、前記設定データの基準位置からのビット幅を指定し、前記設定データのシフト数を指定するレジスタ２４と、を備えている。 - 特許庁

Also, the image display device is further equipped with a bit discrimination means 3 (reference numeral is commonly used) for discriminating the presence or absence of the bits of all pixels for every color and turns off the solid light source 1 at the timing during the course of the one color modulation period T according to the image data.例文帳に追加

また、色毎に全画素のビットの有無を判別するビット判別手段３（符号兼用）を更に備え、ビットが無いと判別された時に、画像データに応じて１色変調周期Ｔの途中のタイミングで固体光源１をＯＦＦする。 - 特許庁

The performance control means 210 sets the brightness offset value based on the brightness change profile 250, and the table extraction means 211 extracts the change brightness table 242 corresponding to the brightness offset value to a reference brightness table corresponding to the changeover bit.例文帳に追加

演出制御手段２１０は輝度変更プロファイル２５０に基づき輝度オフセット値を設定し、テーブル抽出手段２１１は切替ビットに対応する基準輝度テーブル２４１に対して、輝度オフセット値に対応する変更輝度テーブル２４２を抽出する。 - 特許庁

The cache memory 1 refers to reference history stored on an LRU (Least Recently Used) bit register 52 and controls the threshold voltage of a MOS transistor in which a leakage current control circuit 71 configures a way 20 and a leakage current control circuit 72 configures a way 25, respectively.例文帳に追加

キャッシュメモリ１では、ＬＲＵビットレジスタ５２に格納された参照履歴を参照して、リーク電流制御回路７１がウェイ２０の、リーク電流制御回路７２がウェイ２５のそれぞれを構成するＭＯＳトランジスタの閾値電圧を制御する。 - 特許庁

Subsequently, motion estimation is performed for the predicted signal and the reference signal before the bit depth conversion by a second motion estimation section 173 using a computed motion vector as a searching center, and a motion vector to be used for interframe prediction is computed.例文帳に追加

次に，算出された動きベクトルを探索中心として，第二動き推定部１７３によりビット深度変換前の被予測信号および参照信号に対して動き推定を行い，フレーム間予測に用いる動きベクトルを算出する。 - 特許庁

Then the value of the reference register 110 is added, and a bit string outputted from the offset section 112 is added to the start address outputted from the start address table 120 to designate an address of a storage area to/from which data are given/ outputted.例文帳に追加

そして、参照レジスタ１１０の値をインクリメントして、開始アドレステーブル１２０から出力される開始アドレスにオフセット部１１２から出力されるビット列を加算した値により、データを入出力する記憶領域のアドレスを指定する。 - 特許庁

In a first block and a second block each including a prescribed number of bit lines 10 held between the adjacent lining wires 9, positions of the bit lines 10 simultaneously selected in the first and second blocks with reference to ends of the first and second blocks respectively during data reading are different from each other.例文帳に追加

そして、隣接する裏打ち配線９によって挟まれる所定の数のビット線１０がそれぞれ配置される第１ブロックおよび第２ブロックにおいて、データの読み出し時に同時に選択される第１ブロックのビット線１０の第１ブロックの端部を基準とする位置と、第２ブロックのビット線１０の第２ブロックの端部を基準とする位置とが異なるように構成されている。 - 特許庁

The reset pulse-control circuit RSTCTL includes: a signal-output circuit SOUT which outputs a signal FLGRST on the basis of a current Ireset and a reference current Irefrst which each flow through a selected memory cell MC; and a current-holding circuit IMEM which holds a current which flows through the selected bit line or a wire electrically connected to a bit line for a predetermined time.例文帳に追加

リセットパルス制御回路ＲＳＴＣＴＬは、選択メモリセルＭＣに流れる電流Ｉｒｅｓｅｔと参照電流Ｉｒｅｆｒｓｔとに基づき信号ＦＬＧＲＳＴを出力する信号出力回路ＳＯＵＴと、所定の期間に選択ビット線又はビット線と電気的に接続されている配線に流れる電流を保持する電流保持回路ＩＭＥＭとを備える。 - 特許庁

A reference cycle calculating means 27 finds a reference cycle Ts by adding the product of the variation tendency value P calculated by the means 26 and a coefficient (k) determined by the number of bit cycles used by the means 25 for the moving average calculation to the mean cycle Ta calculated by the means 25.例文帳に追加

基準周期算出手段２７は、変動傾向値算出手段２６によって算出された変動傾向値Ｐに平均周期算出手段２５が移動平均演算に用いるビット周期の数によって決まる係数ｋを乗じた結果と、平均周期算出手段２５によって算出された平均周期Ｔａとを加算して基準周期Ｔｓを求める。 - 特許庁

A correction circuit 13 is operated synchronously with other prescribed bit change pattern in operating timing control data CKP to set various image pick-up conditions, such as selection of an exposure time and switching of a read speed of pixel charges, depending on any reference clock signal among reference clock signals CLK1, CLK2, CLK3, etc., and contents of pattern selection data PS.例文帳に追加

補正回路１３は、動作タイミング制御データＣＫＰのうちの他の所定ビットの変化パターンに同期して動作するようになっており、基準クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３…の内のいずれか１つの基準クロック信号とパターン選択デ−タＰＳの内容に応じて、露光時間の選択や、画素電荷の読出し速度の切換え等、種々の撮像条件を設定することができるようになっている。 - 特許庁

The modulator includes a direct modulation synthesizer circuit, a reference frequency oscillator for providing an input reference signal to the direct modulation synthesizer circuit for locking the carrier frequency to a stable frequency, and a pre-emphasis unit for receiving data bits and for producing a modulating signal for direct modulation of the direct modulation synthesizer circuit, the modulation signal having data bit dependent voltage levels.例文帳に追加

直接変調シンセサイザ回路と、搬送周波数を、ある安定した周波数にロックするために、直接変調シンセサイザ回路に入力基準信号を供給するための基準周波数発振器と、データ・ビットを受信し、直接変調シンセサイザ回路の直接変調のための、データ・ビット依存電圧レベルを有する変調信号を生成するためのプリエンファシス・ユニットとを含む変調器。 - 特許庁

A transmission apparatus 2 transmits, before each of data signals each comprising a 8-bit MAC frame, a reference signal including pulses whose number corresponds to each MAC frame number a receiver 3 recovers a clock used for sampling on the basis of the received reference signal pulses, recognizes the frame number by counting the pulses, and cross-references the recognized frame number with the data signal received for every 8 bits.例文帳に追加

送信装置２において、ＭＡＣフレームの８ビットごとのデータ信号の前に、そのＭＡＣフレームのフレーム番号に応じた数のパルスを含む参照信号を送信し、受信装置３において、受信した参照信号のパルスに基づいてサンプリングのためのクロック再生を行うとともに、そのパルスをカウントしてフレーム番号を認識し、８ビットごとに受信するデータ信号と対応付ける。 - 特許庁

Load capacitors Cr1,..., Crm having respectively almost same load capacitance as banks 0A,..., mA selected by an address signal are respectively coupled to a reference bit line BBr using corresponding transistors Lt0,..., Ltm, even when the number of banks is in creased or decreased, capacitance can be increased or decreased by switching the number of load capacitors added to the reference line BBr by an inputted address.例文帳に追加

アドレス信号により選択されたバンク０Ａ，・・，ｍＡとそれぞれ略同一の負荷容量Ｃｒ１、・・Ｃｒｍをそれぞれ、対応するトランジスタＬｔ０，・・，Ｌｔｍを用いてリファレンスビット線ＢＢｒに結合するようにしたので、バンク数が増減した場合であっても、入力されたアドレスによりリファレンス線ＢＢｒに付加する負荷容量の数を切換えて増減できる。 - 特許庁

This parallel A/D converter is provided with a reference voltage generating circuit having respectively different voltage values for outputting (m) ((m) is an integer of ≥2) reference voltages corresponding to the bit accuracy of a digital output signal, (n) ((n) is an integer smaller than (m)) comparators and an encoder for outputting the digital output signal by encoding the output of (n) comparators.例文帳に追加

本発明の並列型Ａ／Ｄ変換器は、各々異なる電圧値を有し、デジタル出力信号のビット精度に応じてｍ（ｍは２以上の整数）個の参照電圧を出力する参照電圧発生回路と、ｎ（ｎはｍよりも小さい整数）個の比較器と、前記ｎ個の比較器の出力を符号化して前記デジタル出力信号を出力する符号器とを備える。 - 特許庁

The A/D converter comprises an external input terminal 1, reference voltage selecting parts 2 to 4, a capacitor group 7, a first switch group 8, a second switch group 9, an operational amplifier part 5, a sub A/D converter 6 having a redundant bit, and a digital coding circuit 15.例文帳に追加

外部入力端子１、参照電圧選択部２〜４、キャパシタ群７、第１のスイッチ群８、第２のスイッチ群９、演算増幅部５、冗長ビットを有するサブＡ／Ｄコンバータ６、およびデジタル符号化回路１５を有するＡ／Ｄコンバータとして構成される。 - 特許庁

The multiplication circuits 12-14 and adder circuits 15-17 apply multiplying and adding processing to the outputs of the differential value tables 8-10, reference value table 11 and low-order bit order setting part 20 and provided data are outputted as an output parameter P'.例文帳に追加

乗算回路１２〜１４および加算回路１５〜１７は、差分値テーブル８〜１０、基準値テーブル１１、および、下位ビット順序設定部２０の出力に対して乗算および加算処理を施し、得られたデータを出力パラメータＰ’として出力する。 - 特許庁

About a NID of the second and succeeding reception frames, the minimum number of error bits of a bit stream of the extracted NID for each reference data is specified, and UnitID information associated with the minimum number is made UnitID information of the reception frame.例文帳に追加

２回目以降の受信フレームのＮＩＤについては、各リファレンスデータに対する抽出ＮＩＤのビット列のエラービット数の最小のものを特定し、該最小のものに対応付けられているＵｎｉｔＩＤ情報を受信フレームのＵｎｉｔＩＤ情報とする。 - 特許庁

More specifically the boosting ratio of the boost voltage circuit is controlled so that a current of a read reference transistor to which the boost voltage VPW is applied is maintained higher than a leak current on a bit line from a permitted memory cell transistor.例文帳に追加

本発明は、より具体的には、上記の昇圧電圧が印加される読み出し用の基準トランジスタの電流が、許容されているメモリセルトランジスタからのビット線上のリーク電流よりも高く維持される様に、昇圧電圧回路の昇圧比が制御される。 - 特許庁

Moreover, a parameter storage area corresponding to a plurality of bit streams and a reference buffer are formed and further an output image buffer corresponding to the output means is formed, thereby outputting a plurality of moving images to a plurality of output means, respectively.例文帳に追加

また、複数のビットストリームに対応したパラメータ保存領域と参照バッファとを形成し、さらに出力手段と対応した出力画像バッファを形成することで、複数の動画像を複数の出力手段にそれぞれ出力することができる。 - 特許庁

The relative position of each radical of the second or later character which is selected in the step S412 and corresponds to each specified bit of document access control information to be embedded is changed according to the embedding information in consideration of the reference value.例文帳に追加

そして、Ｓ４１２で選択した２番目以降の文字であって、埋め込まれるべき文書アクセス制御情報の所定のビット毎に対応する文字に対して、この文字の各部首の相対位置を基準値を鑑みて埋め込む情報に応じて変化させる。 - 特許庁

To reduce the number of bit errors of an optical signal by shortening a switching time of a PLL reference clock in interruption of an optical signal to be inputted to a transmission apparatus and input recovery of the optical signal in an optical communication technology of a transmission rate of 40 Gb/s.例文帳に追加

４０Ｇｂ／ｓの伝送速度の光通信技術において、伝送装置へ入力される光信号の断絶および光信号の入力復旧の際のＰＬＬ基準クロックの切り替え時間を短縮し、光信号のエラービット数を低減する。 - 特許庁

On the other hand, in the case where the digital signal is outputted to the under test device 16, the digital bit stream 20 is inputted to the driver 36 by the first switch 38, and by the second switch 40, a determined level analogue signal 42 coming from a D/A converter 44 is made reference signal Vih of the driver 36.例文帳に追加

一方、デジタル信号を被検査デバイス16へ出力する場合は、第１のスイッチ38によりデジタルビットストリーム20をドライバ36に入力し、第２のスイッチ40により、D/Aコンバータ44から到来する一定レベルのアナログ信号42をドライバ36のリファレンス信号Vihとする。 - 特許庁

The reference channel signal 3x is given to a multiplexer circuit 5 together with the channel signals 3b-3d, where the signals receive time division bit multiplex processing, the result is fed to a channel identification circuit 8 of a receiver 7 as a time division multiplex transmission signal 6, in which the signal is separated for each channel.例文帳に追加

基準チャネル信号３ｘはチャネル信号３ｂ〜３ｄと共に多重化回路５に入力され、時分割ビット多重され、時分割多重伝送信号６として、受信装置７のチャネル識別回路８に送出され、チャネル毎に分離される。 - 特許庁

The extended hierarchy encoding processing means 2 identifies an omissible information symbol for each coefficient of the extended hierarchy with reference to a quantization value 15 located at the same position of the basic hierarchy, and omits bit plane encoding processing for the identified information symbol.例文帳に追加

拡張階層符号化処理手段２では、基本階層の同じ位置にある量子化値１５を参照して拡張階層の係数ごとに省略可能な情報シンボルを特定し、該特定された情報シンボルについてはビットプレーン符号化処理を省略する。 - 特許庁

In the first frame, the NID is subjected to error correction on the basis of its check bit and then, decoded, the NAC is extracted (S21NO→S22→S25), and reference data is generated on the basis of a combination of the extracted NAC and a UnitID having the possibility of reception (S26).例文帳に追加

最初のフレームでは、ＮＩＤを、その検査ビットに基づきエラー訂正してから、復号して、ＮＡＣを抽出するとともに（Ｓ２１否→Ｓ２２→Ｓ２５）、抽出ＮＡＣと受信可能性のあるＵｎｉｔＩＤとの組合せに基づきリファレンスデータを生成する（Ｓ２６）。 - 特許庁

A frequency of 4,224 MHz as a reference is 1/2-divided to acquire 2,112 MHz as a sampling frequency, and the divided frequency is further 1/2-divided, and three bit value to be outputted 1/2, 1/4 and 1/8 frequency division is decoded corresponding to frequency selection.例文帳に追加

基準となる４２２４ＭＨｚの周波数をを１／２分周してサンプリング周波数としての２１１２ＭＨｚを得るとともに、さらに順次１／２分周し、１／２、１／４、１／８分周で出力される３ビットの値を周波数選択に応じてデコードする。 - 特許庁

Therefore, when the current is not passed through the memory cell of the selected bit line, the output SA of the sense amplifier 1 and the output RA of the reference amplifier 2 show similar behavior, and the timing when the output SA exceeds the output RA is advanced, as a result, reading rate is accelerated.例文帳に追加

従って、選択されたビット線のメモリセルが電流を流さない場合におけるセンスアンプ１の出力ＳＡとリファレンスアンプ２の出力ＲＡが同様の挙動を示し、出力ＳＡが出力ＲＡを越える時点が早まり、読出速度が速くなる。 - 特許庁

Since a syntax element whose index (i) is "0" is not encoded for an encoded bit stream to be supplied, in a reference viewpoint number information decoding section 404, the syntax element the index (i) of which is "0" is not decoded, and syntax elements the index (i) of which is "1" or more are decoded.例文帳に追加

供給される符号化ビット列にインデックスｉが「０」のシンタックス要素が符号化されることはないので、参照視点数情報復号部４０４ではインデックスiが「０」のシンタックス要素を復号することはなく、インデックスiが「１」以上のシンタックス要素を復号する。 - 特許庁

As this potential Vave is constant without depending on manufacturing process and materials of a ferroelectric capacitor and a potential of a bit line of a selection memory cell region is detected highly accurately, this potential is optimum as a reference potential given to sense amplifiers San-1, San.例文帳に追加

この電位Ｖａｖｅは，強誘電体キャパシタの製造プロセスや材料に依存せず一定であり，選択メモリセル領域のビット線の電位を高精度に検出するためにセンスアンプＳＡｎ−１，ＳＡｎに与えられる参照電位として最適である。 - 特許庁

Reference voltages VREFC of voltage levels lower than an operating power source voltage of a decoder are supplied as selection signals to write column selection gates (CGA<0> to CGA<n>, CGB<0> to CGB<n>) prepared in association with bit lines (BL<0> to BL<n>).例文帳に追加

ビット線（ＢＬ＜０＞−ＢＬ＜ｎ＞）に対応して設けられる書込列選択ゲート（ＣＧＡ＜０＞−ＣＧＡ＜ｎ＞、ＣＧＢ＜０＞−ＣＧＢ＜ｎ＞）に対し、選択信号として、デコーダの動作電源電圧よりも低い電圧レベルの基準電圧ＶＲＥＦＣを供給する。 - 特許庁

In judging the normal/defective state of cells, all cells are set in the high resistance state, the reference voltage generator 62 outputs voltage of 105% of the average value, the discriminator 61 discriminates the cell as defect when the bit line potential at the time of read is higher than this potential.例文帳に追加

セルの良否判別時には、全セルを高抵抗状態にセットし、参照電圧発生器６２は前記平均値の105％の電圧を出力し、判別器61は、読み出し時のビット線電位がこの電位より高い場合はそのセルを不良と判定する。 - 特許庁

An RTP stream processing section 103 determines an output code amount in a range not in excess of an MTU while being in cross-reference with the adopted image compression standard, and extracts bit streams whose output is determined from an entropy encoding section 102 and transfers them to a buffer 105.例文帳に追加

ＲＴＰストリーム化部１０３は、採用される画像圧縮規格に則りつつＭＴＵを超えない範囲で出力符号量を決定し、出力が決まっている分のビット・ストリームをエントロピー符号化部１０２から取り出してバッファ１０５に転送する。 - 特許庁