「reference bit」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

Next, the calculated error rate is compared with a predetermined reference error rate threshold, and when the calculated error rate becomes lower than the reference error rate threshold, it is determined that pattern synchronization is obtained between the compared reference pattern and measured signal, and the bit number N of the reference pattern synchronized in pattern with the measured signal is multiplied by integer to obtain a frequency division ratio M.例文帳に追加

次に、算出したエラーレートと予め設定された基準エラーレート閾値とを比較し、算出したエラーレートが基準エラーレート閾値を下回った場合に、比較した基準パターンと被測定信号とがパターン同期したと判別し、被測定信号とパターン同期した基準パターンのビット数Ｎを整数倍して分周比Ｍを取得する。 - 特許庁

A sense amplifier (38), in read-out operation, receives a read-out signal transmitted to the common bit line, compares a potential of the main bit line connected to the common bit line with the reference potential Vref, detects whether a current is made to flow between a drain D and a source SC of the nonvolatile memory cell to be read or not.例文帳に追加

センスアンプ（３８）は、読出し動作において、共通ビット線に伝達された読出し信号を入力し、共通ビット線に接続された主ビット線の電位と基準電位Ｖｒｅｆを比較して、読出し対象となる不揮発性メモリセルのドレインＤＲとソースＳＣ間に電流が流れたか否かを検出する。 - 特許庁

When an analog input signal Vin has a feature of EYE pattern, a reference voltage generating circuit 21 outputs (m) ((m) is an integer of ≥2) reference voltages having different voltage values respectively corresponding to the bit accuracy of a digital code Dout'.例文帳に追加

アナログ入力信号ＶinがＥＹＥパターンの特徴を有する場合、基準電圧発生回路２１は、各々異なる電圧値を有し、デジタルコードＤout’のビット精度に応じたｍ（ｍは２以上の整数）個の基準電圧を出力する。 - 特許庁

An SSC source clock and a reference clock, which are generated by an SSC source clock generation circuit 3 and a reference clock generation circuit 5 are inputted to 16-bit counters 7 and 9, and the numbers of clocks are counted as counter values cnt1, cnt2.例文帳に追加

ＳＳＣ源クロック発生回路３，基準クロック発生回路５が発生するＳＳＣ源クロック，基準クロックは、１６ｂｉｔカウンタ７，９に入力されて、そのクロック数がカウンタ値ｃｎｔ１，ｃｎｔ２として計数される。 - 特許庁

The semiconductor memory device is equipped with: a plurality of magneto-resistance elements Rx0, Rx1 respectively connected to bit lines BLx0, BLx1; a plurality of reference resistors Rmin, Rmax respectively connected to bit lines BL_Bx0, BL_Bx1; and the sense amplifier circuit 10.例文帳に追加

半導体記憶装置は、それぞれビット線ＢＬｘ０，ＢＬｘ１に接続された複数の磁気抵抗素子Ｒｘ０，Ｒｘ１と、それぞれビット線ＢＬ＿Ｂｘ０，ＢＬ＿Ｂｘ１に接続された複数のリファレンス抵抗Ｒｍｉｎ，Ｒｍａｘと、センスアンプ回路１０とを備える。 - 特許庁

Before data of a selected memory cell is detected, the control part generates the reference voltage based on the current flowing in one bit line out of a plurality of bit lines connected to a plurality of memory cells in a half-selected state detected by the sense amplifier.例文帳に追加

制御部は、選択されたメモリセルのデータを検出する前に、センスアンプにより検出された半選択状態とされた複数のメモリセルに接続された複数のビット線のうち１つのビット線に流れる電流に基づき基準電圧を生成する。 - 特許庁

A filter processing part 2 operates a filter processing result corresponding to one or a plurality of operation target bit strings including in the operation target candidate bit string with reference to the table 31, and outputs a multibit digital signal showing the filter processing result.例文帳に追加

フィルタ処理部２は、テーブル３１を参照して、演算対象候補ビット列に含まれる１または複数の演算対象ビット列に対応したフィルタ処理結果を演算し、フィルタ処理結果を示すマルチビットデジタル信号を出力する。 - 特許庁

A differential amplifier output side DA is connected to the first driver input side TRE1, and the first driver output side TRA1 is connected to the bit line BL, and a potential of the bit line BL is controlled according to a potential of the reference signal VBSOLL.例文帳に追加

差動増幅器出力側ＤＡは第１のドライバ入力側ＴＲＥ１と、第１のドライバ出力側ＴＲＡ１はビット線ＢＬと接続されていて、ビット線ＢＬの電位が基準信号ＶＢＳＯＬＬの電位に合わせて制御される。 - 特許庁

During data reading, the source line potential of the selected row is changed, a differential potential is generated in the pair of a selected bit line (BLa) with which the selected memory cell is connected and a reference bit line (BLb) with which the dummy cell is connected, and the differential potential is detected to read data.例文帳に追加

データ読出時、選択列のソース線電位を変化させ、選択メモリセルが接続する選択ビット線（ＢＬａ）およびダミーセルが接続するリファレンスビット線（ＢＬｂ）の対に差動電位が生じ、この差動電位を検出してデータ読出を行なう。 - 特許庁

To provide a method for reading dual bit memory cells and a y- decoder system configured for reading two sides by using a multi-reference cell by reading two sides especially in reading of dual bit memory cells.例文帳に追加

本発明の課題は、デュアルビット・メモリセルの読み取りに関し、特に、２サイドの読み取りによってマルチリファレンスセルを使用してデュアルビット・メモリセルを読み取る方法及び２サイド読取用に構成されたｙ−デコーダ装置を提供することを目的とする。 - 特許庁

The moving vector detecting circuit 11 detects a moving vector according to the image data of the reference block from the bit mask circuit 21 and the image data in the retrieval range from the bit mask circuit 22 and outputs it to a moving vector compensating circuit 10.例文帳に追加

動きベクトル検出回路１１は、ビットマスク回路２１からの基準ブロックの画像データと、ビットマスク回路２２からの検索範囲の画像データに基づいて、動きベクトルを検出し、動きベクトル補償回路１０に出力するようになされている。 - 特許庁

A data signal appearing on one side of a pair of bit lines (e.g. bit lines BLNk, BLTk) in a memory cell array 110 and a reference signal appearing on the other side are differential-amplified by a sensing system circuit block 140, and data is read out.例文帳に追加

メモリセルアレイ１１０内の１対のビット線（例えばビット線ＢＬＮｋ，ＢＬＴｋ）の一方に現れるデータ信号と他方に現れる参照信号とがセンス系回路ブロック１４０により差動増幅され、データの読み出しが行われる。 - 特許庁

To provide a semiconductor memory in which a bit line reference potential VBL can be stably controlled independently of the drive capability of a tester driver at the time of a device evaluation test.例文帳に追加

デバイス評価テスト時にテスタドライバの駆動能力に関係なくビット線参照電位ＶＢＬを安定して制御可能な半導体記憶装置を提供する。 - 特許庁

One or more mirrors are configured to steer a reference beam, split from the collimated laser beam, at high speed to the photorefractive crystal to read or write a page of the multi-bit data.例文帳に追加

１以上のミラーは、平行レーザ光から分割される参照光を高速でフォトリフラクティブ結晶に誘導し多ビットデータページを読み書きするよう設定される。 - 特許庁

In the data readout, the two cell units CU0, CU1 are connected in parallel between the bit line BL and ground voltage Vss for transmitting a readout reference voltage Vref.例文帳に追加

データ読出時において、２個のセルユニットＣＵ０，ＣＵ１が、読出参照電圧Ｖｒｅｆを伝達するためのビット線ＢＬと接地電圧Ｖｓｓとの間に並列に接続される。 - 特許庁

The computer 3 specifies a linear function indicating a reference relation between the time of a bit change point and the number of the change point by a least-square method.例文帳に追加

コンピュータ３は、サンプリングデータを基に、ビットの切替り目の時刻と、その切替り目の番数と間の基準関係を表す１次関数を最小二乗法により特定する。 - 特許庁

A function f_1 for calculating a quantization step conversion coefficient from a bit rate ratio is a line with a slope of -1 which crosses with a function f_0 at a reference point (R_0, f_0(R_0)).例文帳に追加

ビットレート比から量子化ステップ変換係数を算出する関数ｆ_１は、関数ｆ_０と基準点（Ｒ_０，ｆ_０（Ｒ_０））で交わる傾き−１の直線である。 - 特許庁

A plurality of dummy cells DMC for generating reference potential corresponding to additional capacitances of bit lines have first and second diffused layers 51, 52, a floating gate, and a control gate.例文帳に追加

ビット線の付加容量に対応した参照電位を発生する複数のダミーセルＤＭＣは、第１、第２の拡散層５１、５２及び浮遊ゲート及び制御ゲートを有している。 - 特許庁

A 3rd fusing circuit is composed of the flash cells sharing the bit line, and adjusts a DC voltage level for adjusting a reference value at the time of manufacturing the flash memory device.例文帳に追加

第３ヒュージング回路は、ビットラインを共有してフラッシュセルで構成され、フラッシュメモリ装置の製造時の基準値を調整するためのＤＣ電圧レベルを調整する。 - 特許庁

The charging control circuit 10 calculates a little bit smaller reference voltage value than a peak value, based on the peak value of the battery voltage which is detected when previously charged.例文帳に追加

該充電制御回路10は、前回の充電時に検出した電池電圧値のピーク値に基づいて、該ピーク値よりも僅かに小さな基準電圧値を算出する。 - 特許庁

When reading the white reference board 14, the facsimile equipment 1 discriminates the opening/ closing state of the original cover on the basis of output from the excessive bit area 13a of the CCD 13.例文帳に追加

ファクシミリ装置１は、白基準板１４の読取時に、ＣＣＤ１３の余剰ビット領域１３ａの出力に基づいて、原稿カバーの開閉状態を判別している。 - 特許庁

To output a special reproduction stream, the value of temporal-reference in the image header is overwritten to a correct value to invalidate the value of vbv- delay so that it is a bit stream compatible with an MPEG specification.例文帳に追加

特殊再生ストリームを出力する場合、ＭＰＥＧ規格に適合したビットストリームにするために、ピクチャヘッダ内のtemporal_referenceの値を正しいものに書き換え、vbv_delay の値を無効する。 - 特許庁

At the time of erasing operation of a selection block BLOCK0, first positive voltage +3 V is applied to word lines WL32-WL63 of a non- selection block BLOCK1, while reference voltage 0 V is applied to sub-bit lines SBL11, SBL13,... SBL14095.例文帳に追加

選択ブロックBLOCK0の消去動作時、非選択ブロックBLOCK1のワード線WL32〜WL63に第１の正電圧＋３Ｖを印加すると共に、サブビット線SBL11,SBL13,…,SBL14095に基準電圧０Ｖを印加する。 - 特許庁

Further, a ROM 22 of the above unit contains a reference table 22a, for example, storing 1,600 numerical values each of which is expressed as 8-bit data.例文帳に追加

そしてこの装置において、ＲＯＭ２２の中には、例えば８ビットのデータ長で表される数値が１６００個分確保された参照テーブル２２ａが設けられている。 - 特許庁

An input side DE1 of a first differential amplifier is connected to the bit line BL, and a reference signal VBSOLL is supplied to a second differential amplifier DE2.例文帳に追加

第１の差動増幅器入力側ＤＥ１はビット線ＢＬと接続されており、第２の差動増幅器ＤＥ２には基準信号ＶＢＳＯＬＬが供給される。 - 特許庁

A sense amplifier 7B compares the discharge potential of a bit line BL connected with one electrode of a memory cell resistance Rcell with a reference potential Vr to read information.例文帳に追加

センスアンプ７Ｂは、メモリセル抵抗Ｒｃｅｌｌの一方の電極が接続されたビット線ＢＬの放電電位を参照電位Ｖｒと比較して情報を読み出す。 - 特許庁

To provide an MRAM to reduce variations of reference current in a normal mode and to accurately determine a defective bit.例文帳に追加

本発明は、ＭＲＡＭにおいて、通常モード時における参照電流のようなバラツキを抑制でき、不良ビット判定試験を精度よく行うことができるようにする。 - 特許庁

An analog encoder 13 generates a one-to-one A-bit encode signal in comparison with each reference voltage sequence in response to outputs from the analog multiplexer.例文帳に追加

アナログエンコーダ１３はアナログマルチプレクサからの出力に対して、各参照電圧列との比較において１対１のＡビットの固有なＡビットのエンコード信号を発生させる。 - 特許庁

This technique guarantees that the output voltage always exists within one least significant bit of driving strength of the target level to be set by the single reference voltage.例文帳に追加

この発明の技術は、出力電圧が常に、単一の基準電圧によって設定される目標レベルの駆動強度から最下位の１ビット以内にあることを保証する。 - 特許庁

In data read-out processing, each of voltage of the bit lines BL1-BLn is compared with the read-out reference line RL, and data of a memory cell is read out.例文帳に追加

データ読み出し処理においては、ビット線ＢＬ１〜ビット線ＢＬｎの電圧と読み出し参照線ＲＬの電圧とが比較されて、メモリセルのデータが読み出される。 - 特許庁

A TG 231 outputs the data HGRES [7:7] being the most significant 1 bit of the register HGRES and the data fCP to assign a reference frequency division number to a counter 232.例文帳に追加

ＴＧ２３１は、このレジスタＨＧＲＳの最上位１ビットであるデータＨＧＲＥＳ［７：７］と、基準分周数を指定するデータｆＣＰとをカウンタ２３２に出力する。 - 特許庁

A sense amplifier, which can set a reference current Iref to be supplied to a bit line in accordance with the varied characteristics of the memory transistor, is used in the semiconductor memory.例文帳に追加

本発明の半導体メモリでは、ビット線に供給される規準電流Ｉref をメモリトランジスタの特性ばらつきに応じて設定できるセンスアンプが使用される。 - 特許庁

A dummy transistor dT11 is arranged near the transistor T11 for a gain connected to a memory cell to be accessed, a bit line BL made for reference by the dummy transistor dT11 is driven, and the influence of a variation in the threshold of the transistor for a gain is offset by using the potential or current of the bit line as a reference signal of a reading determination.例文帳に追加

アクセスされるメモリセルに接続されたゲイン用トランジスタＴ１１の近傍にダミートランジスタｄＴ１１を配置し、それによって参照用とされるビット線ＢＬを駆動して、そのビット線の電位または電流を読み出し判定の参照信号として使用することでゲイン用トランジスタの閾値ばらつきの影響を相殺する。 - 特許庁

While, each extension resistor corresponding to an extended amount of the distance between the voltage extraction points in the group of reference resistors at the (N-1)-th stage is arranged above and below the group of reference resistors at the N-th stage, so as to reduce a ratio of an offset voltage V_offset included in a voltage range ΔV per bit formed for each reference resistor.例文帳に追加

一方、第Ｎ段の基準抵抗器群の上下に、第（Ｎ−１）段の基準抵抗器群における電圧取り出し点の拡張分に相応する拡張抵抗をそれぞれ配設し、１基準抵抗毎に形成されるビット当たりの電圧レンジΔＶに含まれるオフセット電圧Ｖ_offsetの割合を低減する。 - 特許庁

A display drive device comprises: a digital/analog converter which receives input voltage reduced from source voltage, generates reference voltage and selects the reference voltage corresponding to M (M is a positive integer) bit data signal; and an amplifier which amplifies the reference voltage selected by the digital/analog converter.例文帳に追加

本発明によるディスプレイ駆動装置は、電源電圧より減少した入力電圧を受け取って基準電圧を生成し、Ｍ（Ｍは、正の整数）ビットのデータ信号に対応する基準電圧を選択するデジタル／アナログ変換部、及びデジタル／アナログ変換部から選択された基準電圧を増幅する増幅部を備える。 - 特許庁

When recording information to an optical recording medium, a data level and a weight index are assigned to each channel bit in reference data columns before and after a target data, and the target data is compensated for recording according to the total of the products thereof in the reference data columns.例文帳に追加

光記録媒体への情報記録時において、目標データ前後方の参照データ列内で、チャネルビット毎にデータレベルと重み指数を割り当て、その積の参照データ列内の総和に応じて、目標データの記録補償をする。 - 特許庁

A color palette is referred to on a reference table 55 in the display device 45 using a color number code in a serial LVDS signal as a reference key, and the color number code is converted into a 24-bit RGB888 data to display it on a liquid crystal display panel 57.例文帳に追加

ディスプレイ装置４５内の参照テーブル５５で、シリアルＬＶＤＳ信号中の色番号コードを参照キーとしてカラーパレットを参照し、この色番号コードを２４ビットのＲＧＢ８８８データに変換して液晶表示パネル５７に表示する。 - 特許庁

In a switch circuit, one voltage out of 64 reference voltages Vref being supplied from a reference voltage output circuit is selected depending on a 6 bit signals (b0-b5) and delivered to an output line DAO as an analog signal.例文帳に追加

図２に示すスイッチ回路においては、基準電圧出力回路から供給される６４個の基準電圧Ｖｒｅｆのうち、６ビットの信号（ｂ０〜ｂ５）に応じて１つの電圧が選択され、アナログ信号として出力線ＤＡＯに出力される。 - 特許庁

A reference cell is programmed by prescribed quantity, its programming state is detected relating to the prescribed cell (e.g. memory cell or gold bit cell) on the same die, programming process us continued until the reference cell fails in read operation being previously selected.例文帳に追加

基準セルは、所定量プログラムされ、そのプログラム状態は、同じダイ上の所定のセル（例えば、メモリセルまたは黄金ビットセル）に関して検出され、基準セルが予め選択された読出し動作に失敗するまでプログラミングプロセスが継続する。 - 特許庁

A clock delay section 61 generates four kinds of clocks having different phases from a reference clock generated by a reference clock generating section 60 and a clock selector 62 selects one clock from among the four kinds of clocks in accordance with the low-order bit of digital video signals.例文帳に追加

基準クロック発生部６０が発生した基準クロックから位相の異なる４種類のクロックをクロックディレイ部６１が発生し、クロックセレクタ６２がディジタル映像信号の下位ビットに応じて４種類のクロックの中から１つのクロックを選択する。 - 特許庁

A coincidence/non- coincidence detection section 3 compares the parallel data (B-1-B-32) with reference data preset to a reference data setting section 30 and outputs a logical values (M-1 to M-32) denoting coincidence or non-coincidence for each bit.例文帳に追加

このパラレルデータ（Ｂ−１〜Ｂ−３２）は、一致／不一致検出部３により、参照データ設定部３０に予め設定された参照データと比較され、ビットごとに一致または不一致を表す論理値（Ｍ−１〜Ｍ−３２）が出力される。 - 特許庁

In the reference fail bit verification circuit and the nonvolatile semiconductor memory device including this circuit, the reference fail numbers in a first mode in which erasing voltage is increased stepwise and in a second mode in which erasing voltage is kept constant can be set so as to be different.例文帳に追加

基準フェイルビット確認回路及びこれを含む不揮発性半導体メモリ装置では、消去電圧が段階的に増加する第１モード及び消去電圧が一定に維持される第２モードでの基準フェイル数を異ならせて設定しうる。 - 特許庁

A data read-out current Is flows in a current path passing through a selection memory cell formed through a data bus DB, a column selection gate CSG, a bit line BL and a reference voltage wiring SL installed between a data read- out circuit 52a and a read-out reference voltage Vss terminal.例文帳に追加

データ読出電流Ｉｓは、データ読出回路５２ａから読出基準電圧Ｖｓｓの間に、データバスＤＢ、コラム選択ゲートＣＳＧ、ビット線ＢＬ、基準電圧配線ＳＬを介して形成される、選択メモリセルを通過する電流経路を流れる。 - 特許庁

On a rough matching stage 15, a bit distribution 25 based on the number of bits required for encoding each scan line is generated from a compressed reference document 12 and the search range of an image database 14 is narrowed down while using a macro statistic quantity 27 calculated from the bit distribution.例文帳に追加

粗マッチング段階１５で、圧縮照会文書１２から各走査線の符号化に要するビット数に基づいたビット分布２５を生成し、ビット分布から計算した大局的統計量２７を用いて画像データベース１４の探索範囲を絞り込む。 - 特許庁

The pulse width determination part 11 is provided with a 3-bit counter which outputs a counted value while counting the number of end point reference pulses and a comparator which determines the end point of the liquid crystal driving voltage pulse at the time of coincidence between the counted value from the 3-bit counter and the value of FRC data.例文帳に追加

パルス幅決定部１１には、終点基準パルスのパルス数をカウントしつつ、カウント値を出力する３ビットカウンタと、３ビットカウンタからのカウント値とＦＲＣデータの値とが一致したときに液晶駆動電圧パルスの終点を定めるコンパレータとを備える。 - 特許庁