「reference bit」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

Thus, deterioration in the accuracy of estimating a reference phase and a frequency offset by means of the pilot symbol is suppressed and to enhance the bit error rate characteristic in the carrier wave power versus noise poser ratio in the quasi-synchronization detection for symbols that are not completely synchronized.例文帳に追加

これにより、完全にシンボル同期がとれていないシンボルにおける準同期検波で、パイロットシンボルによる基準位相、周波数オフセット量の推定精度の劣化を抑え、搬送波電力対雑音電力比におけるビット誤り率特性を向上させることができる。 - 特許庁

A potential outputted from the dummy memory cells DMC selected by the dummy wordline DWL to a dummy bit line DBL, is monitored by a comparison circuit 24, and a comparison signal CMP of a comparison result is given to a timing signal generating circuit 22 when the potential becomes a reference voltage REF or lower.例文帳に追加

ダミーワード線ＤＷＬで選択されたダミーメモリセルＤＭＣからダミービット線ＤＢＬに出力される電位を比較回路２４で監視し、参照電圧ＲＥＦ以下になったときに比較結果の出力信号ＣＭＰをタイミング信号生成回路２２に与える。 - 特許庁

For each set (MCS) constituted of a modulation scheme and an encoding rate, a determination table makes a relative difference between a signal-to-noise ratio of a reference set and a signal-to-noise ratio of the relevant set correspond to an inclination of a signal-to-noise ratio property curve of the relevant set to a bit error rate.例文帳に追加

判定テーブルは、変調方式及び符号化率からなるセット（ＭＣＳ）毎に、基準セットの信号対雑音比と当該セットの信号対雑音比との相対差と、ビット誤り率に対する当該セットの信号対雑音比特性曲線の傾きとを対応付ける。 - 特許庁

When the memory cell array U is accessed, the reference cell RCELLL is selected; when the potential of the bit line BITLn is reduced to an L level, a pre-charge signal PCGU becomes the L level, a read operation from the memory cell array U is stopped, and the next precharging is performed.例文帳に追加

メモリセルアレイＵがアクセスされるときには、リファレンスセルＲＣＥＬＬＬが選択され、ビット線ＢＩＴＬｎの電位がＬレベルに低下すると、プリチャージパルス信号ＰＣＧＵがＬレベルになり、メモリセルアレイＵからの読み出し動作が停止するとともに次のプリチャージが行われる。 - 特許庁

Thus, if water leakage is occurred at a place indicated by a reference code P in a buried water piping having main pipes 3 and branch pipes 4, sensors H35, V42, V52 in proximity, which indicate dense hatching, firstly detect the signal and then adjacent sensors H25, H34, V43, V53, which are a little bit thinner hatching, detect the signal.例文帳に追加

したがって、主管３と分岐管４とを有する埋設水道配管において、参照符号Ｐで示す箇所で漏水が発生した場合、濃いハッチングを施して示す近接のセンサＨ３５，Ｖ４２，Ｖ５２が先ず検知し、次に少し薄いハッチングの隣接のセンサＨ２５，Ｈ３４，Ｖ４３，Ｖ５３が検知する・・・。 - 特許庁

When the regions including the special bit images are less than N parts, e.g., the area including the special big image is one part, the control part 11 carries out printing in a driving mode with a high heating value and at a fast printing speed using a combination of normal temperatures of 102°C, 107°C, 110°C as the reference temperature.例文帳に追加

特殊ビットイメージを含む領域がＮ箇所未満のとき、例えば、特殊ビットイメージを含む領域が１箇所の場合には、基準温度として、１０２℃、１０７℃、１１０℃という通常の温度の組合せを用いて、発熱量が多く印刷速度の速い駆動モードで印刷を行う。 - 特許庁

A program sense latch circuit PSL compares a threshold of a memory cell transistor detected through a bit line BL with a reference potential VR in verify-operation, changes a potential of the node NN3 in accordance with that a threshold becomes a value corresponding to multi value data, and indicates outputting a write blocking potential.例文帳に追加

一方、プログラムセンスラッチ回路ＰＳＬは、ベリファイ動作において、ビット線ＢＬを介して検知されるメモリセルトランジスタのしきい値と、参照電位ＶＲとを比較し、しきい値が多値データに対応する値となるのに応じて、ノードＮＮ３の電位を変更して、書込み阻止電位の出力を指示する。 - 特許庁

A first bit is calculated according to a comparison result obtained by comparing an output signal calculated on the basis of a two-dimensional input signal from two magnetic sensors disposed at a rotator perpendicularly to each other, and a sine and a cosine corresponding to a first angle with a reference value.例文帳に追加

互いに直交して回転体に配設された２つの磁気センサからの２次元入力信号及び第１の角度に対応する正弦及び余弦に基づいて算出した出力信号を基準値と比較して得た比較結果に従って第１のビットを算出する。 - 特許庁

When the logical value is negative fed back through a frequency comparison loop F2, frequency of the clock signal can be brought close to the bit rate of the data signal D without requiring a reference clock signal and both wide capture range and extraction of a high quality clock signal can be realized.例文帳に追加

当該論理値を周波数比較ループＦ２により負帰還させることにより、参照クロック信号を必要とすることなくクロック信号の周波数をデータ信号Ｄのビット・レートに近づけることができ、広キャプチャ・レンジ化と高品質クロック信号の抽出とを実現することができる。 - 特許庁

In the second processing, the counter part is operated in a period between a point at which the reference signal reaches a level equivalent to the lower limit or the upper limit of the 1 LSB portion at the N-M bit accuracy to which AD conversion data of a processing object signal belongs and a point at which the comparison result is inverted.例文帳に追加

２回目には参照信号が処理対象信号のＡＤ変換データが属するＮ−Ｍビット精度での１ＬＳＢ分の下限もしくは上限に相当するレベルに達する時点と比較結果が反転する時点の間の期間にカウンタ部を動作させる。 - 特許庁

In this method, a driving signal SX is generated by putting together signals of plural systems which are generated by respectively disturbing each bit string of the 1st information SA regarding the copyright into one system based on a pseudo-random number R corresponding to the 2nd information SB regarding the copyright as reference.例文帳に追加

本発明は、著作権に関する第１の情報ＳＡの各ビット列をそれぞれ擾乱して生成した複数系統の信号を、著作権に関する第２の情報ＳＢに応じた疑似乱数Ｒを基準にして１系統に纏めて駆動信号ＳＸを生成する。 - 特許庁

In an associative memory cell shown in figure 2, magnetoresistive elements TR101-TR104 are a TMR film used for a MRAM, and have a resistance value on accordance with a magnetizing direction by current magnetic fields of a pair of bit line (BL, /BL), an uncoincidence detecting line ML, and a reference current output line MSL.例文帳に追加

図２に示す連想メモリセルにおいて磁気抵抗素子ＴＲ１０１〜ＴＲ１０４はＭＲＡＭに用いられるＴＭＲ膜であり、ビット線対（ＢＬ，／ＢＬ）、不一致検出線ＭＬおよび基準電流出力線ＭＳＬの電流磁界による磁化方向に応じた抵抗値を有する。 - 特許庁

Consequently, the current flowing in the bit line and the current flowing in the reference line is subjected to current-voltage conversion by a load circuit while keeping current difference before the adjusting current is added, and the read operation is performed by a sense amplifier circuit of one kind using the converted potential difference.例文帳に追加

結果、ビット線に流れる電流とリファレンス線に流れる電流は、調整電流を加える前の電流差を保ったまま、負荷回路により電流−電圧変換を行い、その変換電位差を用いて、１種類のセンスアンプ回路による読み出し動作を行う。 - 特許庁

To put it concretely, a transmission time of the reference bit in the satellite is determined and added to propagation delay related to the satellite, to thereby acquire an action time, and the anticipated navigation data are applied to a GPS signal transmitted by the satellite in a GPS receiver or a WAG client.例文帳に追加

具体的には、衛星における基準ビットの送信時間が決定され、その衛星に関連する伝播遅延に加えられてアクション時間を得、ＧＰＳ受信器またはＷＡＧクライアントにおいて、衛星によって送信されたＧＰＳ信号に、予想されるナビゲーションデータを適用する。 - 特許庁

In the storage means of a slot machine, at least individual drawing data individually used for respective conditions, common drawing data used in common among the respective conditions, a reference data switching bit 1 indicating the changeover of the reference of the individual drawing data and the common drawing data, and definition data stipulating the number of a drawing block for each drawing result are stored.例文帳に追加

スロットマシンの記憶手段には、各々の条件に対して個別に用いられる個別抽選データと、各々の条件の間で共通して用いられる共通抽選データと、個別抽選データ及び共通抽選データの参照を切替えることを示す参照データ切替えビット１と、各々の抽選結果ごとの抽選ブロックの番号が規定されている定義データと、が少なくとも記憶されている。 - 特許庁

In switching bit streams, before the completion of refreshment after switching, an intra-slice is decoded as it is as usual, and with respect to a nonintra-slice, a reference image at the same position as that of the nonintra-slice is forcibly used as decoded data in referring a slice which has not yet been refreshed, by decoding the intra-slice after switching.例文帳に追加

ビットストリームの切り替え時において、切り替え後のリフレッシュが完了するまでは、イントラスライスはそのまま通常通り復号化し、ノンイントラスライスは切り替え後のイントラスライスの復号化によるリフレッシュが行われていないスライスを参照する際に、強制的に同じ位置の参照画像を復号化データとする。 - 特許庁

SRAM includes a memory cell 100, a voltage dropping circuit 15 generating pre-charge voltage VBP in accordance with reference voltage VREF generated by resistance-voltage-dividing power source voltage Vcc, and a pre-charge circuit 11 controlling supply of pre-charge voltage VBP for bit lines BL0.例文帳に追加

本発明によるＳＲＡＭは、メモリセル１００と、電源電圧Ｖｃｃを抵抗分圧することで生成された参照電圧ＶＲＥＦに応じてプリチャージ電圧ＶＢＰを生成する降圧回路１５と、ビット線ＢＬ０に対するプリチャージ電圧ＶＢＰの供給を制御するプリチャージ回路１１とを具備する。 - 特許庁

That is, the image data storage section 107 stores a reproduced image at a particular position and the reproduced image is used for decoding the image data as the reference image so that an increase in processing amount and the capacity of the memory for edit and special reproduction can be avoided even in the case of the coded bit streams scarcely including the I pictures.例文帳に追加

すなわち、特定の位置の再生画像を画像データ格納部１０７に格納し、この再生画像を参照画像として画像データの復号に用いることによって、Ｉピクチャがほとんど含まれない符号化ビットストリームに対しても、編集や特殊再生の際の処理量やメモリの増加を防ぐことができる。 - 特許庁

When a specific pattern detecting means 113 detects a specific pattern contained in a modulated code from a bit string inputted via the transmission path 104, a modulation code recognizing means 117 generates a demodulated data strobe signal 119 with a phase of the modulated code containing the specific pattern as reference.例文帳に追加

特定パターン検出手段１１３により伝送路１０４を経て入力されたビット列から変調コードに含まれる特定パターンが検出されると、変調コード認識手段１１７はその特定パターンを含む変調コードの位相を基準にして復調データストローブ信号１１９を生成する。 - 特許庁

In an infrared communication receiver 1, an error detecting section 20 in a receiving section 2 detects a DC component of the 1-bit data train which it received as a PDM signal through an integration circuit and compares the detected DC component with the reference voltage by a comparator circuit and then outputs a signal according to the comparison result.例文帳に追加

赤外線通信受信機１において、受信部２が備えるエラー検出部２０は、ＰＤＭ信号として受信した１ｂｉｔデータ列を積分回路を通して直流成分を検出し、検出した直流成分をコンパレータ回路で基準電圧と比較し、比較の大小結果に応じた信号を出力する。 - 特許庁

When cache areas are insufficient, the quantity of the cache area occupied by each group is read out from the table 301 in order from the oldest reference timing, respective read quantities area added, and when the added value reaches a desired value, the cache areas to be members of groups corresponding to the added value are deleted from the bit map area 302.例文帳に追加

キャッシュ領域が不足した際には、分布管理テーブル３０１から、最も参照タイミングの古い順に、各グループの占めるキャッシュ領域の量を読み出して加算し、それが所望の値に達したなら、それまでに加算された値に対応するグループのメンバであるキャッシュ領域を、ビットマップ領域３０２から削除する。 - 特許庁

A control part 40 makes both reference signal generation parts 22 and 30 update initially set N-bit data until synchronization is established, and an operation processing part 45 performs an error operation to the entire data of the payload part with the compared results of both comparison parts 27 and 36 after the synchronization is established as valid error determination results.例文帳に追加

制御部４０は同期確定するまで両参照信号発生部２２、３０に初期設定されるＮビットデータを更新させ、演算処理部４５は、同期確定後の両比較部２７、３６の比較結果を有効な誤り判定結果として、ペイロード部の全データに対する誤り演算を行う。 - 特許庁

The zero crossing position information and reference information of a reproduced digital signal 6 obtained by A/D conversion by the over sampling clock 12 are converted into information synchronized with a channel bit clock 14 by an operation period conversion means 9 and the converted information is supplied to a PRML signal processing means 17 and a level discriminating binarizing means 18.例文帳に追加

また、このオーバーサンプリングクロック１２によりＡ／Ｄ変換した再生デジタル信号６のゼロクロス位置情報と基準情報とを、動作周期変換手段９によりチャネルビットクロック１４に同期したものに変換し、ＰＲＭＬ信号処理手段１７とレベル判別２値化手段１８とに供給する。 - 特許庁

A first ADC 24_1 samples and holds Vref as a reference potential and samples and holds PGA pixel information as a signal potential, and according to i-column pixel information which is a difference signal thereof, generating a high-order bit in a digital value to start sampling of (i+1)-column pixel information.例文帳に追加

第１ＡＤＣ２４＿１は、Ｖｒｅｆを参照電位としてサンプリングして保持するとともに、ＰＧＡ画素情報を信号電位としてサンプリングして保持し、これらの差分信号であるｉ行の画素情報に応じてデジタル値の中の上位ビットを生成すると、（ｉ＋１）行の画素情報のサンプリングを開始する。 - 特許庁

The main controller of a HDD repeatedly carries out the operation of reading data from a magnetic disk to measure a bit error rate (BER) (S6) while gradually (S1) increasing the amount of power supplied to the heater of a magnetic head from a lowest level (S5) until the measured BER exceeds a reference BER (S7).例文帳に追加

ＨＤＤの主コントローラは、磁気ディスクからのデータの読み込みを行ってＢＥＲ（ビットエラー率）を測定する動作（Ｓ６）を、当該測定されたＢＥＲが基準のＢＥＲを超えるまで（Ｓ７）、磁気ヘッドの発熱体に供給される電力の量を最低レベルから（Ｓ１）段階的に増やしながら（Ｓ５）、繰り返し実行する。 - 特許庁

An image capturing system which is formed by being provided with a camera and a two-dimensional surface which supports an image can be calibrated based on a captured image and a set parameter of a reference bit map which is simulated based on the captured image and a position of the image which is captured in the two-dimensional surface is determined based on a calibration parameter.例文帳に追加

取り込まれる画像および画像に基づくシミュレートされた基準ビットマップの設定パラメーターに基づき、カメラと画像を支持する二次元面を有してなる画像取り込みシステムを較正することができ、二次元面における取り込まれる画像の位置は較正パラメーターに基づき決定される。 - 特許庁

The method includes: receiving a bit stream including information indicating whether each of pictures included in multi-view image sequences is a reference picture referred to by other pictures included in the sequences for inter-view prediction and data about the sequences; extracting the information and the data about the sequences from the received bit stream; and decoding the data about the sequences based on the extracted information.例文帳に追加

多視点映像のシーケンスに含まれたそれぞれのピクチャーが視点間予測のために、前記シーケンスに含まれている他のピクチャーにより参照される参照ピクチャーであるか否かを示す情報及び前記シーケンスについてのデータを含むビットストリームを受信する段階と、前記受信されたビットストリームから前記情報及び前記シーケンスについてのデータを抽出する段階と、前記抽出された情報に基づいて前記シーケンスについてのデータを復号化する段階を含む。 - 特許庁

Image data stored in a frame memory 2 are properly read out and the image data of a reference block are supplied to a bit mask circuit 21, which sets the data of bits to '0' from the LSB to the MSB by as many as specified with the control signal from a power control circuit 23 and supplies them to a moving vector detecting circuit 11.例文帳に追加

フレームメモリ２に記憶されている画像データは、適宜読み出され、そのうちの基準ブロックの画像データは、ビットマスク回路２１に供給され、そこで、電力制御回路２３からの制御信号により指定された数分だけ、LSBからMSBに向かう順番で、ビットのデータが”０”と設定され、動きベクトル検出回路１１に供給される。 - 特許庁

The decoder includes: a first decoder for repeatedly decoding input data, accumulating the repeatedly decoded data by bit, comparing the accumulated value with a plurality of reference values, and outputting decision data and instruction data determined based on the comparison result; and a second decoder for correcting an error on a symbol including the decision data based on the instruction data.例文帳に追加

入力データを反復復号し、該反復復号されたデータをビット単位で累算し、該累算された値と複数の基準値とをそれぞれ比較し、該比較結果によって決定された決定データと指示データとを出力するための第１デコーダと、指示データによって、決定データを含むシンボルに対してエラー訂正を行うための第２デコーダと、を含むデコーダ。 - 特許庁

The discrimination symbol 16a is provided, by arranging a mask 20 comprising a through-hole 22 for forming the bit mark on the wafer 10, where a photoresist film is formed, which is moved by a prescribed distance in horizontal direction from a reference point for exposure, and then removing by etching the exposed part or its surrounding or laminating a thin film on the part.例文帳に追加

このような識別記号１６ａは、まず、ビットマークを形成するための貫通孔２２を有するマスク２０を、フォトレジスト膜が形成されたウエハ１０上に配置し、基準点から水平方向に所定距離だけ移動させた後、露光させ、次いで、露光部分又はその周囲をエッチング除去するか、あるいは、その部分に薄膜を積層することにより得られる。 - 特許庁

A data cell identification number of the unit 85 to be stored in the navigation pack 86 is set based on recordable time of one preliminarily specified data cell or recordable time of one data cell which is calculated from bit rate of the video object and recording capacity of a recording medium and actual recording time and in addition, ending time of reproduction, an ending address of reference picture are preset.例文帳に追加

ナビゲーションパック８６内に格納されるユニット８５のデータセル識別番号を予め指定した１データセルの単位記録時間又はビデオオブジェクトのビットレートと記録媒体の記録容量から算出された１データセルの単位記録時間と実際の記録時間とから設定し、また、再生終了時間、リファレンスピクチャ終了アドレスを予め設定する。 - 特許庁

A CDCSS code judge 20 calculates the exclusive logical sum of the CDCSS judging data and a CDCSS reference data, then, calculates the exclusive logical sum and the VI judging data, furthermore, counts the number of "1" (error bit) in the logical sum, and judges that it is the CDCSS code conformity only in the case that the counted value is below a prescribed threshold value.例文帳に追加

ＣＤＣＳＳコード判定部２０は、ＣＤＣＳＳ判定データとＣＤＣＳＳリファレンスデータとの排他的論理和を計算し、次に、排他的論理和とＶＩ判定データとの論理和を計算し、さらに、論理和における”１”（エラービット）数をカウントし、カウント値が所定のしきい値未満である場合にのみ、ＣＤＣＳＳコード一致と判定する。 - 特許庁

The semiconductor memory device comprises a semiconductor layer 13 formed on an insulating film 12, and a memory cell array having a plurality of memory cells 10 in which first and second transistors Tr1, Tr2 formed in the semiconductor layer are connected in series, formed and disposed in a matrix state connected to a bit line BL in which one side of the cell is connected and a reference potential is imparted to other side.例文帳に追加

絶縁膜１２上に形成された半導体層１３と、半導体層内に形成された第１および第２のトランジスタTr1，Tr2が直列接続されたメモリセル１０が複数個マトリックス状に配置形成され、前記メモリセルの一方側が接続されたビット線ＢＬに接続され、他方側に基準電位を与えられたメモリセルアレイとを備える。 - 特許庁

Namely, the data driver is technically characterized in temporarily selecting n-pieces of reference current values and thereby selecting/non-selecting them according to the n-bit digital signal to express a desired gray level, being provided with voltage terminals held at a constant voltage and voltage terminals of which the voltage varies for each RGB channel, and thus adjusting the output current values for each color.例文帳に追加

即ち、ｎ個の基準電流値を仮に選定して、ｎビットのデジタル入力信号に従って選択／非選択して所望のグレー階調を表現し、電圧が一定に保持された電圧端と各ＲＧＢチャネル別に電圧が変化する電圧端を備えて各カラー別の出力電流値を調節することを技術的特徴としている。 - 特許庁

An excess input detector 12 is placed between the output of the variable attenuator 6 and the output of the amplifier 8 and increases the attenuation of the variable attenuator 6 when the level of the received high frequency signals is greater than a reference level required to bring a bit error rate of the digital modulation signal into a predetermined rate or below.例文帳に追加

可変減衰器６の出力側から前記増幅器８の出力側までの間に過入力検出器１２が設けられ、入力された高周波信号のレベルが、前記デジタル変調信号のビット誤り率を予め定めた値以下にするために必要な基準レベルよりも大きいとき、可変減衰器６の減衰量を増加させる。 - 特許庁

The image reader is provided with a correction coefficient deciding circuit 4 that decides correction coefficient by each bit in the main scanning direction of white data of a read white reference board before reading an original, a correction coefficient correction circuit 5 that outputs a correction coefficient, and a correction coefficient prediction circuit 6, that generates a correction coefficient value on the basis of the correction coefficient value.例文帳に追加

画像読み取り装置は、原稿読み取り前に読み取った白基準板の白データの主走査方向ビット毎に補正係数値を決定する補正係数決定回路４、補正係数修正値を出力する補正係数修正回路５、補正係数修正値を基に補正係数予測値を生成する補正係数予測回路６を有する。 - 特許庁

A data cell identification number of the unit 85 to be stored in the navigation pack 86 is set based on recordable time of one preliminarily specified data cell or recordable time of one data cell which is calculated from bit rate of the video object and recording capacity of a recording medium and actual recording time and in addition, ending time of reproduction, an ending address of reference picture are preset.例文帳に追加

ナビゲーションパック８６内に格納されるユニット８５のデータセル識別番号を予め指定した１データセルの記録可能時間又はビデオオブジェクトのビットレートと記録媒体の記録容量から算出された１データセルの記録可能時間と実際の記録時間とから設定し、また、再生終了時間、リファレンスピクチャ終了アドレスを予め設定する。 - 特許庁

This method and circuit for controlling a proportional temperature is provided with: a differential amplifier circuit for amplifying a difference between detected voltage proportional to the temperature of a body to be heated and reference voltage for performing temperature setting with an amplification degree variable; and a low frequency oscillator which has output rising from the value of a triangle wave or a saw-tooth wave which is offset a little bit from zero volt.例文帳に追加

本発明は、被加熱体の温度に比例した検出電圧と、温度設定を行う基準電圧との差分を増幅度を可変にして増幅する差動増幅回路と、三角波またはのこぎり波の値がゼロボルトより若干オフセットしたところから立ち上がる出力を持つ発振周期の可変できる低周波発振器とを備える。 - 特許庁

The image decoding apparatus 100 also includes a control part 130 to refer to a first control information for locating an area in a frame memory 170 in which the first decoded image signal may be stored and notify the image decoding part 120 of the area in the frame memory 170 in which the reference image to be referred at the time of decoding of the encoded bit stream 111 is stored.例文帳に追加

この画像復号装置１００は、さらに、第１復号画像信号が格納されるフレームメモリ１７０の領域を特定するための第１管理情報を参照して、画像復号部１２０に符号化ビットストリーム１１１の復号の際に参照する参照画像が格納されているフレームメモリ１７０の領域を通知する制御部１３０とを備える。 - 特許庁

Binary received data DATA_0 are normalized by sampling them with a reference clock CLK_ref, and pulses are generated in repetition cycles A equal to the reciprocal of the bit transmission rate of the received data DATA_0 in synchronism with respective edges of data DATA for reception obtained by the normalization and are used as a reception clock CLK for extracting bits from the data DATA for reception.例文帳に追加

２値の受信データＤＡＴＡ_0を基準クロックＣＬＫ_refでサンプリングすることによって正規化し、これにより得られる受信用データＤＡＴＡの各エッジに同期して受信データＤＡＴＡ_0のビット伝送速度の逆数に等しい繰り返し周期Ａでパルスを生成し、このパルスを受信用データＤＡＴＡからビット抽出を行うための受信クロックＣＬＫとする。 - 特許庁

The A/D converter includes a track hold circuit 11, a reference voltage generation circuit 12, a switched capacitor circuit 12, a preamplifier 14 for amplifying voltage held by the switched capacitor circuit 13, a comparator 15 for generating a logic level corresponding to the output of the preamplifier 14, and an encoder 16 for converting the logic level into a binary code (n-bit digital output).例文帳に追加

このＡ／Ｄ変換器は、トラックホールド回路１１と、参照電圧生成回路１２と、スイッチドキャパシタ回路１３と、このスイッチドキャパシタ回路１３によりホールドされた電圧を増幅するプリアンプ１４と、このプリアンプ１４の出力に対応したロジックレベルを発生するコンパレータ１５と、このロジックレベルをバイナリコード（ｎビットデジタル出力）に変換するエンコーダ１６とを具備している。 - 特許庁

To enable a semiconductor storage device in which first and second transistor forming areas are arranged in such a way that the areas are extended in the same direction as that of bit lines to operate at a high speed by reducing the resistance values of a power supply potential supplying line and a reference potential supplying line so that a sufficient potential may by supplied into cells.例文帳に追加

第１のトランジスタ形成領域および第２のトランジスタ形成領域がそれぞれビット線と同じ方向に延在するように配置された構成を有する半導体記憶装置において、電源電位供給線および基準電位供給線の抵抗値を低減して、セル内に十分な電位を供給することができるようにし、高速動作を可能とする。 - 特許庁

The output current source 13-1 is provided with a D-A converter for outputting analog voltage by dividing external adjustable reference voltages Vref 1-1, Vref 2-1 according to n-bit gradation data 14-1, and a current supply source for varying the supply current according to the analog voltages and also outputting the supply current to the data line S-1.例文帳に追加

一出力電流源１３−１は、外部から調整可能な基準電圧Ｖｒｅｆ１−１，Ｖｒｅｆ２−１をｎビット階調データ１４−１に応じて分圧することによりアナログ電圧を出力するＤＡコンバータと、アナログ電圧に応じて供給電流を変化させるとともにデータ線Ｓ−１へ供給電流を出力する供給電流源とを備えている。 - 特許庁

A CPU 150 selects the decoded data of bit streams having transmission quality not less than a predetermined reference quality on the basis of the error rates obtained by the demultiplexer 120, obtains the transmission quality for each picture, for the selected decoded data, on the basis of the BER value from the decoder 130, and selects the picture having the highest transmission quality from among pictures that correspond to each other among the selected decoded data.例文帳に追加

ＣＰＵ１５０は、デマルチプレクサ１２０が得たエラー率に基づいて伝送品質が所定の基準品質以上のビットストリームの復号データを選択し、選択した復号データに対して、デコーダ１３０からのＢＥＲ値に基づいて各ピクチャの伝送品質を求め、選択した復号データ間で互いに対応するピクチャの中から、伝送品質が最も高いピクチャを選択する。 - 特許庁

Data access by the memory address calculation formula in an address range to be efficiently treated by an instruction system as a given 16-bit fixed length instruction is grouped (S3), a base address formed by commonizing address calculation is selected to the grouped array reference (data access) and array as plural data access is made possible to be referred by the sum of the selected base address and offset (S4).例文帳に追加

与えられた１６ビット固定長命令のような命令体系で効率よく扱えるアドレス範囲にあるメモリアドレス算出式によるデータアクセスをグループ化し（Ｓ３）、グループ化された配列参照（データアクセス）に対してアドレス計算を共通化したベースアドレスを選び、選ばれたベースアドレスとオフセットの和により複数データアクセスとしての配列を参照可能にする（Ｓ４）。 - 特許庁