「reference bit」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

When the most significant bit b8 becomes "H", each input signal INi is held as analog signals Ai and compared with reference voltage REF generated according to digital signals DIG by a DAC 20.例文帳に追加

最上位ビットｂ８が“Ｈ”になると、各入力信号ＩＮｉはアナログ信号Ａｉとしてホールドされ、ＤＡＣ２０でディジタル信号ＤＩＧに応じて生成される基準電圧ＲＥＦと比較される。 - 特許庁

To provide a technology by which a signal is supplied by using a self-measuring method and a sense amplifier is turned on, and multi-memory cells in a duplication column are made approximately the same capacitance as a reference bit line.例文帳に追加

自己計測方法を使って信号を供給し、センス増幅器をオンにする技術を取り入れ、重複列内の多数メモリセルを標準ビット線と略同等なキャパシタンスにする技術を提供する。 - 特許庁

Read-word lines RWL are arranged corresponding respectively to rows of a memory cell MC arranged in matrix, and bit lines BL and a reference voltage wiring SL are arranged corresponding respectively to columns.例文帳に追加

行列状に配置されたメモリセルＭＣの行にそれぞれ対応して、リードワード線ＲＷＬが配置され、列にそれぞれ対応してビット線ＢＬおよび基準電圧配線ＳＬが配置される。 - 特許庁

If the most-favored nation clause provides a wide scope of application, advantageous provisions regarding arbitration procedures stipulated in other BITs may be equally applied even when no specific reference is provided to such procedures, unless otherwise limited by public policy considerations.例文帳に追加

最恵国待遇条項が幅広い対象を定めていれば、明示の文言がなくとも、他のBIT の仲裁手続に関する有利な規定が均霑されうるが、公的政策約因による制限がある。 - 経済産業省

The display driver comprises: a digital/analog converter which receives an input voltage lower than a source voltage used in a buffer amplifier for output drive, generates a plurality of reference voltages and selects a reference voltage corresponding to an M (M is a positive integer) bit data signal; and an amplifier which amplifies the reference voltage selected by the digital/analog converter.例文帳に追加

本発明によるディスプレイ駆動装置は、出力駆動用バッファアンプに使用される電源電圧より減少した入力電圧を受け取って基準電圧を生成し、Ｍ（Ｍは、正の整数）ビットのデータ信号に対応する基準電圧を選択するデジタル／アナログ変換部、及びデジタル／アナログ変換部から選択された基準電圧を増幅する増幅部を備える。 - 特許庁

In facsimile equipment 1, a CCD 13 is formed into width, having an excessive bit area 13a for a prescribed length rather than the width of light in a main scanning direction introduced from the original of a maximum width, and a contact glass 11 is located at a position on a white reference board 14, corresponding to the excessive bit area 13a of the CCD 13.例文帳に追加

ファクシミリ装置１は、ＣＣＤ１３が、最大幅の原稿から導入される主走査方向の光の幅よりも所定長さの余剰ビット領域１３ａを有した幅に形成され、白基準板１４のＣＣＤ１３の余剰ビット領域１３ａに対応する位置にコンタクトガラス１１が配設されている。 - 特許庁

After separation of these bit lines BL0-BL7, reference line, and virtual GND lines VG0-VG7, access can be performed by CAS latency 3 by performing pre-charge operation of the bit lines BL0-BL7 and the virtual GND lines VG0-VG7 by a VREF potential supply circuits 2, 4 and amplifying operation of the sense amplifier 12 in parallel.例文帳に追加

このビット線ＢＬ0〜ＢＬ7,リファレンス線およびバーチャルＧＮＤ線ＶＧ0〜ＶＧ7の切り離し後、ＶREF電位供給回路２,４によるビット線ＢＬ0〜ＢＬ7,バーチャルＧＮＤ線ＶＧ0〜ＶＧ7のプリチャージ動作とセンスアンプ１２による増幅動作とを並行して実行することによって、ＣＡＳレイテンシー３でアクセスが可能となる。 - 特許庁

A pad 32 externally applied with a control potential Vex and a plate lime driving circuit 33 are provided, and concerning each memory cell, a reference potential Vref is varied variously by varying the control potential Vex variously, storage data is read out, and margin of a potential of a bit line in the case that storage data is outputted to a bit line is tested.例文帳に追加

外部から制御電位Ｖexを印加するパッド３２及びプレート線駆動回路３３を設け、各メモリセルについて、制御電位Ｖexを種々変化させることにより、基準電位Ｖrefを種々変化させて、記憶データの読出しを行い、ビット線に記憶データが出力された場合におけるビット線の電位のマージンを試験する。 - 特許庁

Whether overlapping bits are present is determined by using bit strings of predicted arrival time zones and bit strings of regulated time zones, to determine whether each node and each link on the map data are passable, and an optimum route between two points reflecting the time regulation is searched by using the map data in reference to the determination result.例文帳に追加

そして、予想到達時間帯のビット列と、規制時間帯のビット列とを用いて、重複するビットがあるかどうかを判断して、地図データ上の各ノードおよび各リンクが通行可能か否かを判定し、当該判定結果を参照しながら、地図データを用いて時間規制を反映した２地点間の最適経路を探索する。 - 特許庁

A minimum bit error rate reference control circuit 29 equivalent to a control means inputs an impulse response estimate of a transmission path and a signal-to-noise ratio of a receiver, and controls a weighting coefficient of the linear processing circuit 28 under restriction conditions so as to minimize a bit error rate when most likelihood detection is carried out.例文帳に追加

制御手段に相当する最小ビット誤り率規範制御回路２９は，伝送路のインパルス応答の推定値と受信機の信号対雑音比を入力し、最尤検出を行った際のビット誤り率を最小にするように，線形処理回路２８の重み付け係数を拘束条件の下制御する。 - 特許庁

Each memory cell block MC has a plurality of memory cells consisting of a selection transistor Q and a ferroelectric capacitor C, a reference data storing memory cell consisting of a selection transistor QREF and a ferroelectric capacitor CREF, a read-out transistor QR, bit lines BL, sub-bit lines SBL, and a reset line RST.例文帳に追加

各メモリセルブロックＭＣは、選択トランジスタＱと強誘電体キャパシタＣとからなる複数のメモリセルと、選択トランジスタＱＲＥＦと強誘電体キャパシタＣＲＥＦとからなるリファレンスデータ格納メモリセルと、読み出しトランジスタＱＲと、ビット線ＢＬと、サブビット線ＳＢＬと、リセット線ＲＳＴとを有している。 - 特許庁

While measuring the moving amount of the bit 63, a moving amount of the bit 63 different from the moving amount at the time of screwing is detected, correction of excluding this amount from the measured moving amount is performed, and the corrected moving amount is compared with a reference moving amount set in advance, to determine the quality of the screwing amount.例文帳に追加

このビット６３の移動量を測定する間、ねじ込み時の移動量とは異なるビット６３の移動量を検出し、これを前記測定した移動量から除外する補正を行い、この補正した移動量を予め設定された基準移動量と比較してねじ込み量の良否判定を行う。 - 特許庁

To provide a non-linear optical waveguide element capable of being easily connected to the outside, increasing the photoelectric field of a reference waveguide mode in a non-linear optical waveguide part, and attaining a very fast optical switching high in extinction ratio without any inter-bit interference.例文帳に追加

外部との結合が図りやすく、非線形光導波路部での基本導波モードの光電界を大きくすることができ、消光比が高くビット間干渉のない超高速の光スイッチングを可能にする。 - 特許庁

To provide a semiconductor device in which wasteful charging and discharging currents can be prevented from being made to flow to the bit line of a reference potential side while a sense amplifier senses and when shift is made from precharging in a memory cell to data reading.例文帳に追加

センスアンプによるセンス中や、メモリセルにおけるプリチャージからデータの読み出しに移る際に、参照電位側のビット線に無駄な充放電電流が流れるのを防止できる半導体装置を提供する。 - 特許庁

A circuit compares a first signal received from the first temperature budget sensor with a first reference signal, acquires first comparison results, and refreshes a plurality of multi-bit memory cells based on the first comparison results.例文帳に追加

回路は、第１の温度バジェットセンサから受信した第１の信号と、第１の基準信号とを比較し、第１の比較結果を取得するとともに、第１の比較結果に基づいて、複数のマルチビットメモリセルをリフレッシュする。 - 特許庁

A read word line RWL and a write word line WWL are arranged, corresponding to the row of an MTJ memory cells and a bit line BL and reference voltage wiring SL are arranged corresponding to the column of the MTJ memory cells.例文帳に追加

ＭＴＪメモリセルの行に対応してリードワード線ＲＷＬおよびライトワード線ＷＷＬが配置され、ＭＴＪメモリセルの列に対応してビット線ＢＬおよび基準電圧配線ＳＬが配置される。 - 特許庁

A register string 2 for generating a reference voltage Vref to be compared with an analog input signal Vin is folded (n) times or multiple times corresponding to a number (n) of high-order bits of an output bit ADB of the relevant ADC.例文帳に追加

アナログ入力信号Ｖinと比較する基準電圧Ｖref を生成するレジスタストリング２が、当該ＡＤＣの出力ビットＡＤＢの上位ビット数ｎに対応して２^n 回もしくはその倍数回折り返されている。 - 特許庁

When the AV bit stream analyzing circuit 12 finishes analysis of all AV data, the scene describing circuit 16 describes a BIFS command additionally to the scene description file 18 with reference to a generated event management table.例文帳に追加

ＡＶビットストリーム解析回路１２が全てのＡＶデータを解析し終えると、シーン記述回路１６は、作成されたイベント管理テーブルを参照し、シーン記述ファイル１８にＢＩＦＳコマンドの記述を追加する。 - 特許庁

A read word line RWL and a write word line WWL are arranged corresponding to a row of an MTJ memory cell, and a bit line BL and a reference voltage wiring SL are arranged corresponding to a column of the MTJ memory cell.例文帳に追加

ＭＴＪメモリセルの行に対応してリードワード線ＲＷＬおよびライトワード線ＷＷＬが配置され、ＭＴＪメモリセルの列に対応してビット線ＢＬおよび基準電圧配線ＳＬが配置される。 - 特許庁

A sense amplifier 7 detects memory information by comparing a discharge potential (Vo) of a bit line BL, to which one side of an electrode of a memory cell resistance Rcell in a memory cell MC is connected, with a reference potential (/Vo).例文帳に追加

センスアンプ７は、メモリセルＭＣ内のメモリセル抵抗Ｒｃｅｌｌの一方の電極が接続されたビット線ＢＬの放電電位（Ｖｏ）を参照電位（／Ｖｏ）と比較することにより、記憶情報を検出する。 - 特許庁

A rendering section 35 binary expands the bit map and object and performs doubling (conversion into low resolution multivalued data) of each object in accordance with the engine resolution with reference to the object tag Tag.例文帳に追加

レンダリング部３５は、上記ビットマップとオブジェクトタグＴａｇとを２値伸長した後、オブジェクトタグＴａｇを参照しながら、オブジェクト毎にエンジン解像度にあわせてダブリング処理（低解像度多値データへ変換）を行う。 - 特許庁

The sense amplifier 9 reads data from the memory cell based on the voltage of the bit line BL connected to the memory cell 11 to receive a precharge voltage during the reading operation and a reference voltage in response to the control signal.例文帳に追加

センスアンプ９は、制御信号に応答して、メモリセル１１に接続され読み出し動作に際してプリチャージ電圧を印加されたビット線ＢＬの電圧と参照電圧とに基づいて、メモリセルのデータを読み出す。 - 特許庁

An EFM clock/bit rate generator 11 generates an EFM clock by frequency-multiplying/dividing an ATIP clock extracted from the reference clock or the wobble signal with different ratios N for each recording region of the optical disk 1.例文帳に追加

ＥＦＭクロック／ビットレート発生器１１は、基準クロック又はウォブル信号から抽出されたＡＴＩＰクロックを光ディスク１の記録領域毎に異なる比率Ｎで逓倍／分周してＥＦＭクロックを生成する。 - 特許庁

A synchronizing/data selector 18 of this picture processor decodes bit stream data from an FEC decoder 16 to separatee a video stream, a voice stream, a data/text stream, decoding and displaying timing control stream and a clock reference signal.例文帳に追加

同期／データ選択器１８は、ＦＥＣデコーダ１６からのビットストリームデータを復号して、ビデオストリーム、音声ストリーム、データ／テキストストリーム、復号及び表示タイミング制御ストリーム並びにクロックリファレンス信号を分離する。 - 特許庁

In the radio tag reader 1, when a correlation value calculation part 7 calculates a correlation value between a sampling value of received data waveform and reference data, a threshold calculation part 6 calculates a threshold for decoding a data bit for the correlation value.例文帳に追加

無線タグリーダ１において、相関値算出部７が、受信データ波形のサンプリング値と基準データとの相関値を算出すると、閾値算出部６は、相関値についてデータビットを復号するための閾値を算出する。 - 特許庁

An EFM clock/bit rate generator 11 generates an EFM clock multiplying/dividing the reference clock or an ATIP clock extracted from the wobble signal with ratio N different by the respective recording areas of the optical disk 1.例文帳に追加

ＥＦＭクロック／ビットレート発生器１１は、基準クロック又はウォブル信号から抽出されたＡＴＩＰクロックを光ディスク１の各記録領域毎に異なる比率Ｎで逓倍／分周してＥＦＭクロックを生成する。 - 特許庁

When a data reference buffer 3 receives a binary image as a bit stream, a multi-value section 4 applies multi-value processing to values of pixels A, B, C, D in the vicinity of a target pixel X from buffers 3a, 3b, 3c, 3d to obtain a mean value of them.例文帳に追加

データ参照用バッファ３にビットストリームとして２値画像が供給されると、多値化部４はバッファ３ａ，３ｂ，３ｃ，３ｄから着目画素Ｘの近傍の画素Ａ，Ｂ，Ｃ，Ｄの値を多値化し、これらの平均値を求める。 - 特許庁

When a decoding error is detected in macro block information residing in slice information in a bit stream and an error concealment process is required, a frame of which display time is the closest to a slice in which the decoding error has been detected among decoded reproduced images accumulated in a reference frame buffer is used as a reference frame for error concealment.例文帳に追加

ビットストリーム内のスライス情報に存在するマクロブロック情報にデコードエラーが検出され、エラーコンシールメント処理を行う場合に、参照フレームバッファに蓄積されている復号した再生画像の中で、デコードエラーが検出されたスライスに最も表示時刻が近いフレームをエラーコンシールメントの参照フレームとする。 - 特許庁

A plurality of reference cells (RMC1-RMC5) are connected to the same bit line (/BL), and the capacitance of each ferroelectric capacitor (RCF1-RCF5) in the plurality of reference cells is set so as to be 2^n (wherein n is an integral multiple) times the capacitance of the ferroelectric capacitor (CF1) of the main body memory cell (MC1).例文帳に追加

リファレンスセル（ＲＭＣ１〜ＲＭＣ５）は同一のビット線（／ＢＬ）に複数個接続され、複数個のリファレンスセルの各強誘電体キャパシタ（ＲＣＦ１〜ＲＣＦ５）の容量は本体メモリセル（ＭＣ１）の強誘電体キャパシタ（ＣＦ１）の容量の２^n倍（ｎは整数倍）の値を有するように設定される。 - 特許庁

When a decode error is detected in macro block information that resides in slice information in a bit stream and error concealment processing is performed, a frame having the display time closest to a slice with the decode error detected is used as a reference frame for error concealment in the reproduction images accumulated in a reference frame buffer.例文帳に追加

ビットストリーム内のスライス情報に存在するマクロブロック情報にデコードエラーが検出され、エラーコンシールメント処理を行う場合に、参照フレームバッファに蓄積されている復号した再生画像の中で、デコードエラーが検出されたスライスに最も表示時刻が近いフレームをエラーコンシールメントの参照フレームとする。 - 特許庁

A selection part 324 compares the cost function values (e.g. Iv and Ih) each other supplied from the vertical reference cost calculation part 331 and the horizontal reference cost calculation part 332, selects the smaller cost function value as an optimal prediction mode for median prediction, and stores the selection result in one bit as motion prediction mode information.例文帳に追加

選択部３２４は、垂直基準コスト算出部３３１と水平基準コスト算出部３３２から供給されるコスト関数値（例えば、IvとIh）を互いに比較し、その値が小さい方をメディアン予測の最適予測モードとして選択し、その選択結果を動き予測モード情報として、１ビットで格納する。 - 特許庁

A motion vector decoded from a bit stream 200a by a variable length decoding circuit 201 is stored in a correction parameter memory 209 for each MB (macro block), and an error correction circuit 211 uses the motion vector stored in the correction parameter memory 209 to calculate the reference vector of an error MB and generates a corrected image from a reference image.例文帳に追加

可変長復号回路２０１がビットストリーム２００ａから復号した動きベクトルをＭＢごとに補正パラメタメモリ２０９に格納し、エラー補正回路２１１が補正パラメタメモリ２０９に格納された動きベクトルを用いてエラーＭＢの参照ベクトルを算出して参照画像から補正画像を生成するよう構成する。 - 特許庁

The reference column has reference bit lines BL_ref coupled to both ends of the second plurality of nonvolatile magnetoresistive elements and reference digit lines DL_ref0 coupled to the series-connected second plurality of nonvolatile magnetoresistive elements so as to transmit an intermediate point resistance between Rmax and Rmin based on a whole resistance of the second plurality of nonvolatile magnetoresistive elements.例文帳に追加

基準列は、該直列接続された第２の複数の不揮発性磁気抵抗エレメントの両端に結合された基準ビットラインＢＬ_ｒｅｆと、第２の複数の不揮発性磁気抵抗エレメントの全抵抗に基づいてＲｍａｘおよびＲｍｉｎ間の中間点抵抗を伝達するように前記直列接続された第２の複数の不揮発性磁気抵抗エレメントに結合された基準ディジットラインＤＬ_ｒｅｆ０とを有する。 - 特許庁

The page buffer circuit includes a sense amplification unit, configured to compare a reference voltage with a bit line voltage changed, based on a program state of a selected memory cell connected to the bit line of a selected memory block and to amplify a sensing node based on a difference, and a plurality of latch circuits configured to latch program verification data according to the voltage level of the sensing node.例文帳に追加

基準電圧と、選択されたメモリブロックのビットラインに連結された選択されたメモリセルのプログラム状態によって変更されるビットライン電圧を比較し、その差によってセンシングノ−ドを増幅するセンシング増幅部と、前記センシングノ−ドの電圧レベルによってプログラム検証データをラッチする複数のラッチ回路と、を含む。 - 特許庁

The write time of the signal line can be shortened, since the signal line is precharged on the basis of the reference voltage selected according to the bit string of the higher 3 bits of the digital pixel data before the signal line is written on the substrate.例文帳に追加

信号線の書き込みを行う前に、デジタル画素データの上位３ビットのビット列に応じて選択された基準電圧に基づいて信号線のプリチャージを行うため、信号線の書き込み時間を短縮することができる。 - 特許庁

This method controls set pulse width by monitoring the status of a memory component with a method for comparing a bit line voltage with a reference voltage during a programming action and the method for comparing the cell resistance with the cell resistance of the set status.例文帳に追加

本発明は、プログラミング動作の間、ビットライン電圧を基準電圧と比較する方法や、セル抵抗をセット状態のセル抵抗と比較する方法によってメモリ素子の状態をモニタリングすることにより、セットパルス幅を制御する。 - 特許庁

A third ferroelectric capacitor RC0 reads out a reference voltage to the second bit line/BL connected selectively, by applying the voltage of the same sign as the first voltage in the direction of increasing the coordinate on the first direction axis.例文帳に追加

第３強誘電体キャパシタＲＣ０は、第１方向軸の座標の増加方向において第１電圧と同じ符号の電圧が印加されることにより、選択的に接続される第２ビット線／ＢＬに参照電位を読み出す。 - 特許庁

A command superposing block configured to superpose, at an analog level, each bit of command data for commanding the imaging apparatus in other than a section in which a synchronous signal component of the reference signal is included is provided in the processing apparatus to perform transmission via the analog transmission path.例文帳に追加

処理装置内に、リファレンス信号の同期信号成分が含まれる区間以外に、撮像装置に対して指示するコマンドデータの各ビットをアナログレベルで重畳するコマンド重畳部を設けて、アナログ伝送路で伝送する。 - 特許庁

A first format conversion section 10 extracts the plurality of first pixel element data with a given reference bit from the first pixel data signal 2a as the head on the basis of the first setting information 31, and generates a pixel data signal 12.例文帳に追加

第１のフォーマット変換部１０は、第１の設定情報３１に基づいて、第１の画素データ信号２ａから所与の基準ビットを先頭として複数の第１の画素要素データを取り出し、画素データ信号１２を生成する。 - 特許庁

In a read control circuit 114, when the data read from the monitor bit region 101 does not agree with predetermined data, the output voltage of a voltage source 107 for reference is adjusted by controlling a trimming circuit 108.例文帳に追加

読み出し制御回路１１４は、モニタービット領域１０１から読み出されたデータが予め定められたデータと一致しない場合には、トリミング回路１０８を制御して、参照用電圧源１０７の出力電圧を調節する。 - 特許庁

A fourth ferroelectric capacitor RC1 reads out the reference voltage to the second bit line connected selectively, since the voltage of the same sign as the second voltage in the direction of increasing the coordinate on the first direction axis.例文帳に追加

第４強誘電体キャパシタＲＣ１は、第１方向軸の座標の増加方向において第２電圧と同じ符号の電圧が印加されることにより、選択的に接続される第２ビット線に参照電位を読み出す。 - 特許庁

The quantized bit stream may also be re-quantized using a second quantization step to generate a second description of compressed data, wherein the second quantization step is determined based on a second required scaling of the reference quantization step.例文帳に追加

前記量子化ビットストリームは、圧縮データの第２の記述を生成するために第２の量子化ステップを使用して再量子化され、前記第２の量子化ステップは前記基準量子化ステップの第２の必須スケーリングに基づき決定される。 - 特許庁

In the least mean-square error algorithm, a bit sequence corresponding to a convergence point closest to the signal point of an equalization signal outputted from the adaptive equalizers 106-1, 106-2 is used for the reference signal sequence.例文帳に追加

最小平均２乗誤差アルゴリズムにおいては、適応等化器１０６−１，１０６−２から出力される等化信号の信号点に最も近い収束点に対応するビット列を、参照信号系列として使用するようにした。 - 特許庁

The voltage VIN of an input analog signal is amplified by a first differential amplifier AMP1 with the voltage VM as the reference and low-order bit data is obtained by a position that the obtained SUBIN occupies between the voltage SUBH and the voltage SUBL.例文帳に追加

入力アナログ信号の電圧Ｖ_INは第１の差動増幅器ＡＭＰ_1 によって電圧Ｖ_M を基準に増幅され、得られた電圧ＳＵＢ_INが電圧ＳＵＢ_H と電圧ＳＵＢ_L との間に占める位置によって下位ビットデータが求められる。 - 特許庁

To improve estimate accuracy of a reference phase and a frequency offset in the case that a receiver side (demodulator side) conducts quasi- synchronization detection and to enhance a bit error rate characteristic of a carrier power versus noise power ratio.例文帳に追加

受信機側（復調側）で準同期検波を行う際の基準位相及び周波数オフセット量の推定精度が向上し、かつ搬送波電力対雑音電力比におけるビット誤り率特性を向上させること。 - 特許庁