「reference bit」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

In this detection method, an advanced bit stream denoting a start code is detected from a bit stream of a reference register 14 extracted by a barrel shifter 11, an advanced bit stream stored in input registers 12, 13 which act as input buffers for the barrel shifter 11 is detected to decide a shift amount of the bit stream extracted by the reference register 14.例文帳に追加

バレルシフタ１１で抽出された参照レジスタ１４のビットストリーム中からスタートコードを示す先行するビット列を検出すると共に、バレルシフタ１１の入力バッファとなる入力レジスタ１２および１３に格納されたビットストリームからスタートコードを示す先行するビット列を検出し、参照レジスタ１４に抽出されるビットストリームのシフト量を決定する。 - 特許庁

After this voltage is stored again in the reference cell, a SH2 signal is made 'high', and the bit lines are pre-charged sufficiently to a ground level.例文帳に追加

この電圧が基準セルに再記憶された後、ＳＨ２信号が「ハイ」となり、ビット線は接地レベルに十分プリチャージされる。 - 特許庁

Binary phase angle differential signals are successively inputted to a correlation output part 31, which detects correlation with a reference phase bit string.例文帳に追加

２値化位相角微分信号は、相関出力部３１に順次入力され、基準位相ビット列との相関が検出される。 - 特許庁

To provide a DRAM in which an appropriate bit line reference potential can be set by using a dummy cell of a capacity coupling type.例文帳に追加

容量結合型のダミーセルを用いて適切なビット線の参照電位を設定することを可能としたＤＲＡＭを提供する。 - 特許庁

To determine whether or not the source address of an input packet is fitted to the reference address, a 32-bit mask is also included in the filter.例文帳に追加

入力パケットのソースアドレスが参照アドレスに適合するか否かを決定するために、３２ビットマスクもフィルタに含まれる。 - 特許庁

Then, after comparing the N reference voltage lines with analog input voltage by the comparator 6, an N-bit serial pulse encode signal is generated by a shift register 7.例文帳に追加

そして、コンパレータ６でアナログ入力電圧と比較後、シフトレジスタ７でＮビットシリアルのパルスエンコード信号を発生する。 - 特許庁

MPEG-4 LIVE UNICAST VIDEO STREAMING SYSTEM IN WIRELESS NETWORK EQUIPPED WITH CONGESTION CONTROL OF END-TO-END BIT RATE REFERENCE例文帳に追加

エンド−トゥ−エンドビットレート基準の輻輳制御を備えた、無線ネットワークにおけるＭＰＥＧ−４ライブユニキャストビデオストリーミングシステム - 特許庁

Similarly, the SSA 32 outputs a reference level of 01/00 to a main bit line GBLT4 by balancing potentials of both dummy cells.例文帳に追加

同様に、ＳＳＡ３２は両ダミーセルの電位をバランスさせて０１／００のリファレンスレベルを主ビット線ＧＢＬＴ４に出力する。 - 特許庁

Update signal synchronization circuits 22 and 12 generate update signals 54 and 44 for updating pointers 20 and 11 at the reference side by synchronizing update notification signals 47 and 57 for notifying the reference side that the low order bit holding registers have been updated with clocks at the reference side.例文帳に追加

更新信号同期化回路22，12は、下位ビット保持レジスタを更新したことを参照側に通知する更新通知信号47,57を参照側のクロックに同期化して、参照側のポインタ20，11を更新する更新信号54,44を生成する。 - 特許庁

The future navigation data are anticipated relative to a specified satellite, and the first bit or a starting bit in the anticipated future navigation data is time-adjusted to a corresponding reference bit in navigation data to be wiped off.例文帳に追加

本発明においては、将来のナビゲーションデータが特定の衛星に関して予想され、予想される将来のナビゲーションデータの中の第１のビットまたは開始ビットを、ワイプオフされるべきナビゲーションデータの中の対応する基準ビットに時間調整する。 - 特許庁

To acquire cheap and highly precise encoder signals using Hall elements by processing bit outputs using a reference values acquired by the use of a detected body for the reference value, as a threshold value.例文帳に追加

本発明は、基準値用被検出体を用いて得た基準値を閾値としてｂｉｔ出力を処理し、ホール素子を用いて安価で高精度のエンコーダ信号を得ることを目的とする。 - 特許庁

The lower limit voltage VL of the voltage range is amplified by a third differential amplifier AMP3 with the voltage VM as the reference and becomes the low level reference voltage SUBL of low-order bit conversion.例文帳に追加

また前記電圧範囲の下限電圧Ｖ__L は第３の差動増幅器ＡＭＰ_3 によって電圧Ｖ_M を基準に増幅され、下位ビット変換の低レベル基準電圧ＳＵＢ_L となる。 - 特許庁

The reference frame and the non-reference frame are then packetized by attaching a base packet identifier (PID) and an enhancement PID, respectively, (210-213) thus providing bit streams of base transport and enhancement transport, respectively.例文帳に追加

基準フレームにベースパケット識別子（ＰＩＤ）を、非基準フレームにエンハンスメントＰＩＤを付してパケット化し（２１０〜２１３）、ベーストランスポートとエンハンスメントトランスポートのビットストリームをそれぞれ提供する。 - 特許庁

On the other hand, serial DACs 104b, 104d, 104f use reference voltages HVref_H, HVref_L (reference voltages of positive polarity) to generate output voltages Vout(b), Vout(d), Vout(f) having voltage values corresponding to bit values of display data Data(b), Data(d), Data(f).例文帳に追加

一方、シリアルＤＡＣ１０４ｂ，１０４ｄ，１０４ｆは、基準電圧ＨＶｒｅｆ＿Ｈ，ＨＶｒｅｆ＿Ｌ（正極性の基準電圧）を用いて、表示データＤａｔａ（ｂ），Ｄａｔａ（ｄ），Ｄａｔａ（ｆ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ｂ），Ｖｏｕｔ（ｄ），Ｖｏｕｔ（ｆ）を生成する。 - 特許庁

When the 1T1C system is implemented, for example, the transistors 111 and 114 are turned ON, and, while data is read from a bit line BL01, a reference potential from a reference potential generation circuit in the sense amplifier circuit S/Ai is provided to a bit line BL04.例文帳に追加

１ＴＩＣ方式が実行される場合は、例えばトランジスタ１１１と１１４がＯＮとされ、ビット線ＢＬ０１からデータが読み出される一方、ビット線ＢＬ０４にはセンスアンプ回路Ｓ／Ａｉ中の参照電位発生回路から参照電位が与えられる。 - 特許庁

A voltage level, including band gap reference voltage of a DRAM, line voltage for boosted word lines, LOW voltage for word lines, HIGH voltage for bit lines, and bit line equalizing voltage is suitable for sampling.例文帳に追加

ＤＲＡＭのバンドギャップ基準電圧、昇圧語線用線路電圧、語線用ＬＯＷ電圧、ビット線用ＨＩＧＨ電圧およびビット線等化電圧を含んだ電圧レベルは、サンプリングに適している。 - 特許庁

This read control circuit 14 outputs an EN signal to the packet read circuit 11, when the average bit rate is lower than a reference bit rate BR 1 and generates a read signal of the FIFO 12.例文帳に追加

この読み出し制御回路１４は、平均ビットレートが基準ビットレートＢＲ１を下回ったときにパケット読み出し回路１１にＥＮ信号を出力し、ＦＩＦＯ１２の読み出し信号を発生する。 - 特許庁

The part 35 detects an error of the bit selected by the part 33 by using the demodulation signal as reference, and a counter 36 counts the number of bit errors included in a decoded unit.例文帳に追加

比較部３５においては、復調信号を基準として、ビット選択部３３で選択されたビットの誤りを検出し、カウンタ３６において、復号単位内に含まれるビット誤り数をカウントする。 - 特許庁

The signal constellation used for the modulation is obtained by converting a bit arrangement and/or by inverting a logical bit value in a symbol with respect to the specific signal constellation being reference.例文帳に追加

変調に用いる信号コンスタレーションは、基準となる特定の信号コンスタレーションに対してシンボル内のビット配置を変換しおよび／または論理ビット値を反転させることによって取得される。 - 特許庁

Two sets of memory cell arrays U and L are provided, reference cells RCELLU and RCELLL discharging respective bit lines, when they are selected are connected to respective bit lines BITUn and BITLn.例文帳に追加

２組のメモリセルアレイＵ・Ｌが設けられ、それぞれのビット線ＢＩＴＵｎ・ＢＩＴＬｎには、選択されたときに各ビット線をディスチャージするリファレンスセルＲＣＥＬＬＵ・ＲＣＥＬＬＬが接続されている。 - 特許庁

This variation voltage holds a current flowing MRAM bit cells (177 to 179) at a value being proportional to the reference current other than variation of average bit cell resistance, and tolerance for the variation is given.例文帳に追加

この変動電圧は、ＭＲＡＭビットセル（１７７乃至１７９）を流れる電流を、平均ビットセル抵抗の変動よりも、基準電流に比例する値に保持して、上記変動に対する耐性を与える。 - 特許庁

In the case where "1" data are being stored in a memory cell MC, a bit line BL is driven to "H" level (control line driving potential VBL) and a bit line/BL is driven to "L" level (reference potential) when a sensing operation is completed.例文帳に追加

メモリセルＭＣに「１」データが記憶されている場合には、センス動作が完了すると、ビット線ＢＬは「Ｈ」レベル（制御線駆動電位ＶＢＬ）、ビット線／ＢＬは「Ｌ」レベル（基準電位）に駆動される。 - 特許庁

The cascode circuit 22 applies the first voltage V1 to the bit line BL prior to the comparison performed by the sense amplifier 24, and during the time of the comparison, the cascode circuit applies the reference voltage Vref to the bit line BL in place of the first voltage V1.例文帳に追加

カスコード回路２２は、センスアンプ２４による比較に先だって第１電圧Ｖ１をビット線ＢＬに印加し、比較の間、第１電圧V1に代えて基準電圧Ｖrefをビット線ＢＬに印加する。 - 特許庁

This device is provided with a mean by which when a read-out signal for addressable bit is made active, selectively, either of two complementary logic state signal lines BIT, nBIT is driven to reference voltage.例文帳に追加

アドレス指定可能ビット用の読み取り信号がアクティブになると、選択的に、２つの相補形論理状態信号線ＢＩＴ、ｎＢＩＴのうちの一方を電圧基準に駆動する手段を備える。 - 特許庁

Analog switches S [S1 (MSB)-S12 (LSB)] are respectively correspond to the respective bits of 12-bit digital input and corresponding to whether the relevant bit is '1' or '0', a reference voltage source Vref is respectively switched to the ground.例文帳に追加

アナログスイッチＳ〔Ｓ１（ＭＳＢ）〜Ｓ１２（ＬＳＢ）〕はそれぞれ１２ビットディジタル入力の各ビットに対応し、当該ビットが“１”か“０”かに応じて、それぞれ基準電圧源Ｖｒｅｆかグランドに切替えられる。 - 特許庁

A pixel to be processed, which is expressed by an N-bit, or its adjacent reference pixel are respectively supplied to computing equipment 21 or 22.例文帳に追加

Ｎビットで表される処理対象画素、またはそれに隣接する参照画素は、演算器２１または２２にそれぞれ供給される。 - 特許庁

To miniaturize a semiconductor storage in which a reference cell is arranged in a region near the center of a bit line.例文帳に追加

本発明の目的は、リファレンスセルがビット線の中央付近の領域に配置された半導体記憶装置の縮小化を図ることである。 - 特許庁

To reduce power consumption due to counter operation without dropping bit accuracy, in a reference signal comparison type AD conversion method.例文帳に追加

参照信号比較型のＡＤ変換方式において、ビット精度を落とさずに、カウンタ動作を起因とする電力消費を低減する。 - 特許庁

In such a case, each reference bit implies whether each of n weighted blocks is an A type weighted block or a B type weighted block.例文帳に追加

この際、各参照ビットは、ｎ個の加重ブロックがそれぞれＡタイプ加重ブロックであるかＢタイプ加重ブロックであるかを示す。 - 特許庁

A series of resulting signals NT from the amplifier 130 indicate the time when the bit line voltage and a reference voltage REF are approximately equal to each other.例文帳に追加

センス増幅器１３０からの一連の結果信号ＮＴは、ビットライン電圧が基準電圧ＲＥＦとほぼ等しいときを示す。 - 特許庁

The low order bits of pointers 10 and 21 at the destination of reference are stored in low order bit holding registers 13 and 23 in every set cycle of update cycle setting registers 16 and 26.例文帳に追加

更新周期設定レジスタ16,26の設定周期毎に参照先のポインタ10,21の下位ビットを下位ビット保持レジスタ13,23に保持する。 - 特許庁

To give relief to defects caused by short circuit of a bit line and a wiring supplying a reference potential to a memory cell.例文帳に追加

ビット線とメモリセルに基準電位を供給する配線との短絡により発生した不良を救済することができるようにする。 - 特許庁

Each of analog switches S [S1(MSB)-S12(LSB)] in the built-in digital/analog converter 111 respectively corresponds to each bit of 12-bit digital outputs Dout and is thrown to a reference voltage source VRH or VRL depending on '1' or '0' of a corresponding bit.例文帳に追加

内蔵のＤ／Ａ変換回路１１１におけるアナログスイッチＳ〔Ｓ１（ＭＳＢ）〜Ｓ１２（ＬＳＢ）〕はそれぞれ１２ビットディジタル出力Ｄｏｕｔの各ビットに対応し、当該ビットの“１”，“０”に応じて、それぞれ基準電圧源ＶＲＨ，ＶＲＬに切替えられる。 - 特許庁

Reference potential precharge of a memory cell array 1 is performed by selecting a bit line BL by turning on a reference potential control transistor SDT in which a gate is connected to the reference potential control line SDAL connected to a control circuit 3.例文帳に追加

メモリセルアレイ１の参照電位プリチャージは、制御回路３に接続される参照電位制御線ＳＤＡＬにゲートが接続される参照電位制御トランジスタＳＤＴのオンすることにより、ビットラインＢＬが選択され、実行される。 - 特許庁

The reference potential precharge of a memory cell array 2 is performed by selecting the bit line BL by turning on a reference potential control transistor SDT in which a gate is connected to the reference potential control line SDBL connected to a control circuit 3.例文帳に追加

メモリセルアレイ２の参照電位プリチャージは、制御回路３に接続される参照電位制御線ＳＤＢＬにゲートが接続される参照電位制御トランジスタＳＤＴのオンすることにより、ビットラインＢＬが選択され、実行される。 - 特許庁

When reference data which are previously aligned on the basis of prescribed data order relation are inputted, the reference data are rearranged by using the provided bit sequence as a key and the rearranged reference data are aligned on the basis of the definition of the data order relation.例文帳に追加

所定のデータ順序関係の定義に基づいて予め整列された参照データの入力を受けて、所与のビットシークエンスをキーとして、参照データを並べ替え、並べ替えた参照データを、データ順序関係の定義に基づいて整列する。 - 特許庁

A bit value of discrimination bit position of a retrieval key is retrieved for all the branch nodes as branch destination information, and the node reference number of the sequence element in which the link destination node is arranged is retrieved by doubling the node reference number of the link source branch node and adding with the branch destination information.例文帳に追加

検索キーの弁別ビット位置のビット値を分岐先情報として全てのブランチノードについて求めておき、リンク先のノードの配置された配列要素のノード参照番号は、リンク元のブランチノードのノード参照番号を２倍し、分岐先情報と加算して求める。 - 特許庁

A pattern by 2^n-1 bits of one period of the PN pattern from the least significant bit of the PN pattern generated at an m-th reference clock (hereinafter this pattern is called 'A pattern') is employed for a pattern in 2^n-1 bits from the most significant bit of the pattern generated at an (m+1)th reference clock.例文帳に追加

第ｍ番目の基準クロックで発生したＰＮパターンの最下位ビットからＰＮパターンの１周期分の２^ｎ−１ビット分のパターン（以下、このパターンを「Ａパターン」という）を、第ｍ＋１番目の基準クロックで発生させるパターンの最上位ビットから２^ｎ−１ビット分のパターンとする。 - 特許庁

In aligning the rearranged reference data on the basis of the definition of the data order relation, the compared result of the data order relation of the reference data is recorded as a prescribed bit pattern and the process for aligning inputted data is driven by using the recorded bit pattern as an inverse conversion key.例文帳に追加

このとき、並べ替えた参照データを、データ順序関係の定義に基づいて整列する際に、参照データのデータ順序関係の比較結果を所定のビットパターンとして記録し、記録したビットパターンを逆変換キーとして、入力されるデータについて、データを整列するプロセスを駆動する。 - 特許庁

The method includes the steps of programming the first reference cell to a first voltage threshold level that is centered within a data bit '1' distribution of the core cells, and programming the second reference cell to a second voltage threshold level that is centered within a data bit '0' distribution of the core cells.例文帳に追加

本方法は、前記第１基準セルを、前記コアセルのデータビット“１”分布にて中央にある第１電圧閾値レベルにプログラミングするステップ、及び前記第２基準セルを、前記コアセルのデータビット“０”分布にて中央にある第２電圧閾値レベルにプログラミングするステップより成る。 - 特許庁

A microcomputer 61 outputs a sinusoidal reference forming voltage Vsin1 for a coarse adjustment and a sinusoidal reference forming voltage Vsin2 for a fine adjustment respectively from two 8-bit D/A converters built in it.例文帳に追加

マイコン６１は、内蔵された２つの８ｂｉｔＤ／Ａコンバータから、それぞれ粗調整用の正弦波基準形成電圧Ｖsin1および微調整用の正弦波基準形成電圧Ｖsin2を出力する。 - 特許庁

A mode signal conversion circuit 4a in the LSI compares the input voltage indicating a mode value with each reference voltage outputted from a reference voltage part 5a and converts the mode signal into an N (=2) bit signal in accordance with the compared result.例文帳に追加

モード信号変換回路４ａはＬＳＩの内部で、モード値を示す入力電圧と基準電圧部５ａの各基準電圧とを比較し、比較結果に応じてＮ（＝２）ビットの信号に変換する。 - 特許庁

To provide a serial data communication device in which data are transferred at high speed without increasing a frequency of a reference clock even when a one-bit time is not an integer multiple of the reference clock.例文帳に追加

１ビット時間が基準クロックの整数倍とならない場合にも、基準クロックの周波数を上げることなくデータ転送を高速で行うことができるシリアルデータ通信装置を提供する - 特許庁

A branch node includes a discrimination bit position, and a representative node of a link destination node pair is arranged in a sequence element of a node reference number doubling a node reference number of a sequence in which branch node is arranged.例文帳に追加

ブランチノードは弁別ビット位置を含み、そのリンク先のノード対の代表ノードは、ブランチノードの配置された配列のノード参照番号の２倍のノード参照番号の配列要素に配置する。 - 特許庁

A D-A converter 6 generates an analog output voltage specified by the lower bit of the digital input signal DIN at a voltage level lower than or equal to the reference voltage while using the reference voltage as a full-scale voltage.例文帳に追加

ＤＡ変換器６は、基準電圧をフルスケール電圧として、それ以下の電圧レベルがデジタル入力信号ＤＩＮの下位ビットにより指定されるアナログ出力電圧を生成する。 - 特許庁