「reference bit」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

Further, the total of the numbers of cycles of memory access when the variable is allocated is calculated on the basis of the frequency of the reference and the bit width of the variable.例文帳に追加

次に、選定された複数のメモリについて、参照回数と変数のビット幅とに基づいて、変数が割り当てられた場合におけるメモリアクセスのサイクル数の合計を算出する。 - 特許庁

To provide an apparatus and a method for demarcating memory states of an electrically alterable and non-volatile multi-bit memory cell and a new device, and to provide a method about a programming reference signal.例文帳に追加

本発明は、複数ビットの電気的可変不揮発メモリセルの記憶状態分界およびプログラミング基準信号に関して新規な装置および方法を提供するものである。 - 特許庁

A calculation processing section 14 calculates a reference signal optical spectrum, based on information on a modulation system, a bit rate, and a signal light center wavelength inputted from an input section 12.例文帳に追加

算出処理部１４は、入力部１２から入力される変調方式とビットレートと信号光中心波長の情報に基づいて基準となる信号光スペクトラムを算出する。 - 特許庁

Upon receiving a reproduction start request from a read out section 40, 50, a control unit 70 calculates the degree of margin of bit rate by judging the reproduction source recorder with reference to the recorder management table 61.例文帳に追加

制御部７０は、読出部４０，５０から再生開始要求を受けると、記録装置管理テーブル６１を参照して、再生元の記録装置を判定してビットレートの余裕度を算出する。 - 特許庁

To provide a nonvolatile semiconductor storage device, wherein reading operation can be performed with a large operation margin by setting a proper reference current even when affected by a second bit effect.例文帳に追加

不揮発性半導体記憶装置において、第２ビット効果の影響を受けても、適切なリファレンス電流を設定して、大きな動作マージンで読み出し動作ができるようにする。 - 特許庁

The pixel data of the first frame (reference frame) is stored in a unit A with multiple memory cells in a memory cell array unit 20a arranged in a straight binary form in a direction to which a bit line BL is extending.例文帳に追加

第１のフレーム（参照フレーム）の画素データを、メモリセルアレイ部２０ａの、ビット線ＢＬが延びる方向に並ぶ複数のメモリセルからなるユニットＡに、ストレートバイナリの形式で記憶する。 - 特許庁

Signal separator circuits 10, 11 extract the vertical synchronizing signal Vsync and the vertical reference signal Vpulse from the signal with 7.15 MHz multiplexed on the low-order 2-bit of the video signal.例文帳に追加

信号分離回路１０及び１１は、映像信号の下位側２ビットに多重されている７．１５ＭＨｚの信号から垂直同期信号Ｖsync，垂直基準信号Ｖpulseを取り出す。 - 特許庁

Thereby, reference voltage Vref is changed and tested, bit line voltage applied to an input, that is, characteristics of a ferroelectric capacitor C0 (or C1) are measured quantitatively.例文帳に追加

これにより、参照電圧Ｖｒｅｆを変更してテストし、入力に印加されるビット線電圧、言い換えれば強誘電体キャパシタＣ０（またはＣ１）の特性を、定量的に測定する。 - 特許庁

A differential sense amplifier with a programmable reference is used for improving sense margins and can support an entire bit line rather than sense amplifiers being provided for individual fuses.例文帳に追加

プログラム可能参照を有する差動センス増幅器は、センス・マージンを改善するために使用され、個々のヒューズに設けられるセンス増幅器の代りに、ビット・ライン全体をサポートすることができる。 - 特許庁

A third bit is calculated according to a comparison result obtained by comparing a third output signal calculated on the basis of the two-dimensional input signal and a second angle with the reference value.例文帳に追加

２次元入力信号及び第２の角度に基づいて算出した第３の出力信号を基準値と比較して得た比較結果に従って第３のビットを算出する。 - 特許庁

An operand analysis circuit detects, with reference to exponents of the operands A and B, the presence of a leading bit cancellation condition.例文帳に追加

これは、オペランドＡ、Ｂに対する修正された仮数部を生成するために、シフト表示の決定に応じて、両方のオペランドの仮数部のいくつかの最上位ビットを廃棄するように作用する。 - 特許庁

The state of the memory cell M4 is sensed by comparing the potential of the bit line MBL0 connected to the drain of the memory cell 4 with a generated reference potential by a differential sense amplifier 16.例文帳に追加

メモリセルＭ４のドレインに接続されたビット線ＭＢＬ０の電位と、生成されたリファレンス電位とを差動センスアンプ１６で比較することにより、メモリセルＭ４の状態をセンスする。 - 特許庁

The channel identifier adding circuit 2 of a transmitter 1 adds an intrinsic bit pattern in modulo 2 to the HEC byte part of the ATM cell header of a first channel signal to generate a reference channel signal.例文帳に追加

送信装置１のチャネル識別子付加回路２は第１のチャネル信号のＡＴＭセルヘッダのＨＥＣバイト部分に固有のビットパターンをモジュロ２加算し、基準チャネル信号を生成する。 - 特許庁

A plurality of sense amplifiers (3, 4) are provided at a selection bit line, a remaining current (Irmn) corresponding to a current flowing in a memory cell and a reference current Iref being reference of threshold voltage of this memory cell are supplied to this sense amplifiers, and the current (Irmn) and the current Iref are sensed.例文帳に追加

選択ビット線に複数のセンスアンプ（３，４）を設け、このセンスアンプに対しメモリセルを流れる電流に対応する残存電流（Ｉｒｍｎ）とこのメモリセルのしきい値電圧の基準となる基準電流Ｉｒｅｆとを供給しこれらの電流をセンスする。 - 特許庁

The magnetic encoder is composed so as to obtain encoder signals (30) through processing of bit outputs (20) obtained by the use of the detected body (4), using the reference value (21) obtained from detected body (5) for the reference value of constant diameter over whole circumference, as a threshold.例文帳に追加

本発明による磁気式エンコーダは、径が全周にわたり一定の基準値用被検出体(5)を用いて得た基準値(21)を閾値として被検出体(4)を用いて得たｂｉｔ出力(20)を処理することによりエンコーダ信号(30)を得るようにした構成である。 - 特許庁

When the detected reception level is a reference level or below, the bit error rate exceeds a reference value and the state is consecutive for a prescribed time (1st timer section 41), the mobile station selects a direct communication mode using an exclusive frequency f4 from a relay communication mode.例文帳に追加

同検出した受信レベルが基準レベル以下であり、ビットエラー率が基準値を超え、且つ、その状態が所定時間持続（第１のタイマ部41）した場合にはその移動局は中継通信モードから専用周波数f4使用の直接通信モードへ切り換える。 - 特許庁

In order to equalize the impedance of a global bit line 4 connecting an IV conversion circuit M2 and each cell array with impedance of a dummy global bit line 6 connecting an IV conversion circuit R3 and a reference cell array, the device is provided with a constitution where an equalized wiring path can be formed at a reference side in a path, wiring length, and wiring with formed at a main side.例文帳に追加

ＩＶ変換回路Ｍ２と各セルアレイとを接続するグローバルビット線４のインピーダンスと、１Ｖ変換回路Ｒ３とリファレンスセルアレイとを接続するダミーグローバルビット線６とのインピーダンスとを同一にするために、メイン側で形成された経路と配線長及び配線幅において、同一となる配線経路をリファレンス側で形成することができる構成を備えることにより実行する。 - 特許庁

A frequency adjusting apparatus of the present invention is characterized in including a frequency control signal generating section for generating a frequency control signal, with a plurality of bits, which is level-shifted bit by bit in response to a reference clock, and a frequency adjusting section which adjusts a frequency of the inputted reference clock in response to the frequency control signal with the plurality of bits.例文帳に追加

本発明の周波数調整装置は、基準クロックに応答して１ビットずつレベル遷移する複数のビットの周波数制御信号を生成する周波数制御信号生成部と、及び前記複数のビットの周波数制御信号に応答して、入力される基準クロックの周波数を調整する周波数調整部とを含むことを特徴とする。 - 特許庁

The routing system comprises: a ternary CAM for classifying rule entries into a reference rule entry having both basic information and priority information and a separate content rule entry having detailed information, and for storing the classified rule entries; and an auxiliary memory for storing interface bit map information and direction bit map information corresponding to the reference rule entry, and packet forwarding information corresponding to the content rule entry.例文帳に追加

ルールエントリーを、基本情報及び優先順位情報を含む基準ルールエントリーと、詳細情報とを含む別途のコンテンツルールエントリーとに区分して格納するターナリＣＡＭと、基準ルールエントリーに相当するインターフェースビットマップ情報及び方向ビットマップ情報と、コンテンツルールエントリーに相当するパケットフォワーディング情報とを格納する補助メモリとを備える。 - 特許庁

The TPC bit generator 110 compares the individual channel SIR measured by an individual channel SIR measuring device 107 with the reference SIR value set by the generator 109, and determines the TPC bit of the next slot based on the comparison results.例文帳に追加

ＴＰＣビット生成器１１０は、個別ＣＨ−ＳＩＲ測定器１０７にて測定された個別チャネルＳＩＲと、基準値生成器１０９により設定された基準ＳＩＲ値とを比較し、この比較結果に基づいて、次スロットのＴＰＣビットを決定するようにしたものである。 - 特許庁

The optotype control section 30 controls the size and the brightness of the optotype so as to make the optotype get smaller bit by bit while gradually reducing the brightness of the optotype displayed in the optotype display section 10 as the optotype display section 10 approaches a subject's pupil P arranged in a reference position.例文帳に追加

視標制御部３０は、視標表示部１０が基準位置に配置する被験者の瞳孔Ｐに接近するにつれて、視標表示部１０に表示される視標の輝度が徐々に低くなりつつ、視標が少しずつ小さくなるように視標の大きさと輝度とを制御している。 - 特許庁

To record an image highly precisely, at and after the occurrence of a recording start incentive by recording a bit stream including a bit stream before the occurrence of the recording start incentive in an image recording method that conducts compression such as MPEG 2 by using temporally preceding and succeeding images for reference images.例文帳に追加

ＭＰＥＧ２のように時間的に前後の画像を参照画像として圧縮を行う画像記録方法において、記録開始誘因事象前のビットストリームも含めたビットストリームを記録する事により記録開始誘因事象が発生した時点からの高精度の画像の記録を可能とする。 - 特許庁

As a remedy for this, it is made a pulse generator, which adds a reference oscillation clock with a binary adder of the number of bits which ensures necessary resolution, and takes out a logical bit from information about a bit position within a phase register and computes an appropriate pulse generated position thereby generating the set number of pulses.例文帳に追加

この改善策として、基準発振クロックを必要な分解能が得られるビット数の２進加算器で加算し、位相レジスタ中のビット位置情報から論理ビットを取り出し、適正なパルス発生位置を計算することによって設定されたパルス数を発生するパルス発生装置とした。 - 特許庁

A comparator circuit 5, connected to the bit-line BL, through which the memory cell information is transmitted, compares a voltage value corresponding to the current value flowing through the bit-line BL driven by the load circuit 4, with a reference voltage and read out the value for the memory cell information from its output terminal.例文帳に追加

コンパレータ回路５は、メモリセル情報が伝達されるビット線ＢＬと接続されており、負荷回路４により駆動されてビット線ＢＬに流れる電流値に対応する電圧値を所定の基準電圧値と比較して、その出力端からメモリセル情報の値を読み出す。 - 特許庁

To disclose a technology for amplifying the sensing voltage level of cell data by utilizing a CMOS threshold voltage reference especially in a main bit line and deciding the cell data at the time of application of a reference timing strobe on a basis of a time axis, regarding a nonvolatile ferroelectric memory device having a timing reference control function and a method for controlling the same.例文帳に追加

本発明はタイミングレファレンス制御機能を有する不揮発性強誘電体メモリ装置及びその制御方法に関し、特にメインビットラインにおいてＣＭＯＳしきい値電圧レファレンスを利用してセルデータのセンシング電圧レベルを増幅し、時間軸を基準にレファレンスタイミングストローブの印加時点でセルデータを判定することができるようにする技術を開示する。 - 特許庁

When the end bit of the response is detected, or when the start bit of the response is not detected after the lapse of a prescribed response period with the end bit of the command as a reference, the busy detection part starts the detection of the busy state of the storage device, and when the non-busy state of the storage device is detected, notifies the completion of the processing designated by the command.例文帳に追加

前記レスポンスのエンドビットを検出したとき、又は前記コマンドのエンドビットを基準に所定のレスポンス期間を経過するまでに前記レスポンスのスタートビットが検出されないとき、前記ビジー検出部が、前記記憶デバイスのビジー状態の検出を開始し、前記記憶デバイスの非ビジー状態が検出されたときに、前記コマンドで指定された処理の完了を通知する。 - 特許庁

When receiving communication data in bit units used in start-stop synchronous serial communication, "a characteristic frequency division value with hardware characteristics taken into account based on a frequency division value calculated from a reference clock" relative to the number of clock cycles of a "counter clock derived from the reference clock by dividing its frequency" is calculated.例文帳に追加

調歩同期式のシリアル通信に用いられるビット単位の通信データの受信の際に、「基準クロックを分周したカウンタークロック」のカウンタークロック数に対する、「基準クロックから算出される分周値をもとにハード特性を考慮した特性分周値」を計算する。 - 特許庁

The sample group of a predetermined number of samples is set as a reference frame from an input acoustic signal, an optimal phase frame is decided therefrom after this reference frame and a phase changed frame are set, and a bit value is detected from the optimal phase frame.例文帳に追加

入力された音響信号から所定サンプル数のサンプル群を基準フレームとして設定すると共に、この基準フレームと位相を変更した位相変更フレームを設定した後、これらの中から最適位相フレームを決定し、この最適位相フレームからビット値を検出する。 - 特許庁

A maximum value and a minimum value of a pixel value in a reference block relating to detection of a motion vector are detected (step S2), the pixel value in the reference block and within a retrieval range under a calculated threshold value on the basis of them is coded (1-bit ADRC) to obtain a code value (step S3).例文帳に追加

動きベクトルの検出に係る参照ブロック内の画素値の最大値および最小値を検出（ステップＳ２）し、それらに基づいて算出したしきい値の下で参照ブロックおよび探索範囲内の画素値を符号化（１ビットＡＤＲＣ）してコード値を得る（ステップＳ３）。 - 特許庁

The reference voltage is set by the control unit 10, so that the maximum interval can exist between the sample value of an input sequence and a reference sequence, based on the prescribed number of decision elements related with the distortion of a channel generated at present, and the possibility of any bit error is reduced to a minimum.例文帳に追加

この基準電圧は、現在生じているチャネルの歪みに関する所与の数の判定要素に基づき、入力シーケンスのサンプル値と基準シーケンスとの間に最大の間隔が存在するように、制御ユニット１０によって設定され、ビット誤差の可能性が最小限に抑えられる。 - 特許庁

Wiring 66A having the grounding potential is inserted between reference current wiring 65 for supplying a reference current to functional blocks (one-bit DCC circuit areas 63) and gradation digital data wiring 68 and storage timing signal wiring 64, in positions where they vertically cross.例文帳に追加

さらに、機能ブロック（１ビットＤＣＣ回路領域６３）に基準電流を供給する基準電流配線６５と、諧調デジタルデータ配線６８および記憶タイミング信号配線６４とが、上下にクロスする箇所では、それらの間に、接地電位の配線６６Ａが挿入されている。 - 特許庁

Further, a pattern by k-(2^n-1) bits from high-order bits of the A pattern is employed for a pattern by k-(2^n-1) bits from the least significant bit of a pattern generated at the (m+1)th reference clock.例文帳に追加

また、Ａパターンの上位ビット側からｋ−（２^ｎ−１）ビット分のパターンを、第ｍ＋１番目の基準クロックで発せさせるパターンの最下位ビットからｋ−（２^ｎ−１）ビット分のパターンとする。 - 特許庁

To provide technology by which a signal is supplied by using self-measuring method and a sense amplifier is turned on, and multi-memory cells in a duplication column have approximately the same capacitance as a reference bit line.例文帳に追加

自己計測方法を使って信号を供給し、センス増幅器をオンにする技術を取り入れ、重複列内の多数メモリセルを標準ビット線と略同等なキャパシタンスにする技術を提供する。 - 特許庁

A second bit is calculated according to a comparison result obtained by comparing an output signal calculated on the basis of a value obtained by inverting the two-dimensional input signal and polarities of a sine and a cosine with the reference value.例文帳に追加

２次元入力信号及び正弦及び余弦の極性を反転させた値に基づいて算出した出力信号を基準値と比較して得た比較結果に従って第２のビットを算出する。 - 特許庁

For an image bit map after the exception processing 1, exception processing 2 for determining a pulse growing direction while overrides a pulse growing direction determined based upon a reference position in a half-tone pattern is performed.例文帳に追加

該例外処理１後の画像ビットマップに対して、ハーフトーンパターン内の参照位置に基づいて決定されるパルス成長方向を無視してパルス成長方向を決定する例外処理２を行う。 - 特許庁

An excavating head part 2a of an excavating bit body 1 for presenting an almost rectangular solid block is provided with an excavating blade member 3, and a guide member 4 preceding to this excavating member 3 in an excavating directional reference.例文帳に追加

略直方形ブロックを呈する掘削用ビット本体１の掘削頭部2aには、掘削方向基準で、掘削刃部材３及びこの掘削部材３に先行するガイド部材４が備えられている。 - 特許庁

Furthermore, p obtained component values are subjected to combinational operation of bit shifting and addition, and a prescribed reference transfer bias application time is added to the operation result to obtain the transfer bias application time value.例文帳に追加

さらに、得られたｐ個の成分値に、ビットシフトと加算を組み合わせた演算が行われ、その演算結果に所定の基準転写バイアス印加時間が加算されて、転写バイアス印加時間値が求まる。 - 特許庁

The detection circuit 5 detects that the voltage of the reference bit line RBL is equal to or less than a set voltage to output a control signal for driving the sense amplifier 9 of the memory cell 11 during a reading operation.例文帳に追加

検出回路５は、読み出し動作時に、リファレンスビット線ＲＢＬの電圧が設定電圧以下になったことを検出して、メモリセル１１のセンスアンプ９駆動用の制御信号を出力する。 - 特許庁

An image encoder has a means for holding quantization parameters to be reference and a means for adjusting the quantization parameters on the basis of image information such as color spaces of an input color image and the number of bit of each color.例文帳に追加

基準となる量子化パラメータを保持する手段と、入力カラー画像の色空間や各色のビット数などの画像情報に基づいて前記量子化パラメータを調整する手段とを有する。 - 特許庁

An n-bit up-counter 104 takes in the decoded division number n as an initial value at the rise of a 2^n-divided clock before presetting, and counts a reference clock by +1 from the initial value.例文帳に追加

ｎビットアップカウンタ１０４は、デコードされた分周数ｎを設定前の２^ｎ分周したクロックの立上がりで初期値として取り込み、この初期値から基準クロックを＋１ずつカウントする。 - 特許庁

Sum of electric resistance of the parts included in the current path among the bit lines BL and the reference voltage wirings SL is set so as to be approximately a fixed value without depending on a row to which the selection memory cell belongs.例文帳に追加

ビット線ＢＬおよび基準電圧配線ＳＬのうちの電流経路に含まれる部分の電気抵抗値の和は、選択メモリセルが属する行に依存せず、ほぼ一定値となるように設定される。 - 特許庁

At a code book reference unit 13, a code book D_1 in which a precessed result has previously been stored is looked up by using a first paragraph of an LSP index n_1, and information of bit allocation is generated by bend.例文帳に追加

コードブック参照部１３において１段目のＬＳＰインデックスｎ_１により予め演算結果の蓄積されたコードブックＤ_１のルックアップが行われ、バンド別ビット割当情報ｄが生成される。 - 特許庁

A range ranged by overhead data, indicating the head position of a data block at a low bit rate multiplexed on a fame and a payload SPE is decided to be a cell-assembling range and a top position TOP of the cell- assembling range is decided to be a reference position.例文帳に追加

フレームに多重された低速ビットレートのデータブロックの先頭位置を示すオーバヘッドデータPOTとペイロードSPEを少なくともセル化範囲と定め、セル化範囲の先頭位置TOPを基準位置とする。 - 特許庁

When setting the encode rate ER in terms of the bit rate, an integer (k) is selected from among measures of (number of reference clocks for one second fCLK × number of bits in one packet), and equation TPC=k/fLCK is set.例文帳に追加

エンコードレートＥＲをビットレートで設定する場合には、（１秒間の基準クロック数ｆＣＬＫ×１パケットのビット数）の約数の中から整数ｋを選択し、ＴＰＣ＝ｋ／ｆＣＬＫとする。 - 特許庁

An image incorporation system having two dimensional plane which is supporting a camera and an image is calibrated based on a set parameter of a reference bit map set parameter which is simulated based on the image to be acquired and an image.例文帳に追加

取り込まれる画像および画像に基づくシミュレートされた基準ビットマップの設定パラメーターに基づき、カメラと画像を支持する二次元面を有してなる画像取り込みシステムを較正する。 - 特許庁