「reference clock」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

In the first loop 50, a sensitivity function is lowered by executing phase comparison by a comparison part 14 using a reference clock 34 having a high frequency.例文帳に追加

第１ループ５０では、周波数が高い基準クロック３４を用いて比較部１４にて位相比較を行うことにより、感度関数を下げている。 - 特許庁

To easily improve the generation accuracy of a remote-control carrier signal without using a reference clock by a high-speed oscillator or sharply increasing the circuit scale.例文帳に追加

高速発振子による基準クロックを用いたり回路規模を大幅に増加したりすることなく容易に、リモコンキャリア信号の生成精度の向上を図る。 - 特許庁

A reference signal SLP_ADC is compared with each of a P phase and a D phase of a pixel signal voltage Vx and on the basis of a result of the comparison, a count clock CKcnt1 is counted.例文帳に追加

参照信号SLP_ADC と画素信号電圧ＶｘのＰ相・Ｄ相のそれぞれについて比較し、比較の結果に基づきカウントクロックＣＫcnt1をカウントする。 - 特許庁

A pulse generating circuit 48 generates a pulse at fixed period intervals by comparing a countable value of a reference clock with a value stored in a setting register 46.例文帳に追加

パルス発生回路４８は、基準クロックの計数値と設定レジスタ４６に記憶された値とを比較することで一定期間毎にパルスを発生する。 - 特許庁

Capture of the data read by a controller 110/425 is timed by the controller 110/425, by using a calibrated internal timing reference from a system clock.例文帳に追加

コントローラ１１０／４２５による読込みデータの取得は、システム・クロックからの較正済み内部タイミング基準を用いてコントローラ１１０／４２５により計時される。 - 特許庁

An acquisition unit 601 acquires setting information for setting a dot clock frequency as a reference of image display timing in the VDP 312.例文帳に追加

取得部６０１は、ＶＤＰ３１２における画像表示タイミングの基準となるドットクロック周波数を設定するための設定情報を取得する。 - 特許庁

An m-period delay unit 5 is provided to delay the output from the average value computer 3 longer than one period of the reference clock signal fr.例文帳に追加

そして、平均値計算器３からの出力を基準クロック信号ｆｒの１周期分よりも長く遅延させるｍ周期遅延器５を備える。 - 特許庁

Thus, a sampled reference signal is obtained for each transmission period of phase information and processed at a low speed in place of the transmission and the processing for each clock.例文帳に追加

これにより、伝送とクロック毎の処理に代わって、位相情報の伝送周期毎に基準信号の標本値を求めて低速処理する。 - 特許庁

A pulse generating part 84 generates reference clock pulses CK1, CK2 to change system speed based on the information of a pulse rate transferred from CPU 81.例文帳に追加

パルス発生部８４は、ＣＰＵ８１から転送されたパルスレート情報に基づいて、システムスピードを切り換えるための基準クロックパルスＣＫ１，ＣＫ２を発生する。 - 特許庁

The base band circuit 25 demodulates a signal received from the RF circuit 23 and modulates a signal being transmitted thereto, based on the second reference clock signal.例文帳に追加

ベースバンド回路２５は、第２基準クロック信号に基づいてＲＦ回路２３からの受信信号の復調および送信信号の変調を行う。 - 特許庁

To provide a serial data transmission method and a serial transmission circuit that transmit data at a transmission speed four times the conventional method without revising a reference clock frequency.例文帳に追加

基準クロック周波数を変更することなく、４倍の伝送速度でデータを伝送するシリアルデータ伝送方法、及び、シリアル伝送回路を提供する。 - 特許庁

To provide a frequency measuring circuit which provides high measurement precision even in the case of a short counting period or a reference clock having a low frequency.例文帳に追加

短いカウント期間または低い周波数の基準クロックであっても、測定精度を高くすることができる周波数測定回路を提供する。 - 特許庁

When the unit becomes a clock master unit, the system time is acquired from the outside of the network by a reference time acquisition means 11 and transmitted to the other units.例文帳に追加

ユニットが時計マスタユニットとなったとき、基準時刻取得手段１１でネットワークの外部からシステム時刻を取得させ、これを他のユニットに送信させる。 - 特許庁

Just after the power-on, until completion of time adjustment to an outside reference clock by the SNTP, only the first time Time1 is recorded in the history.例文帳に追加

電源投入直後、ＳＮＴＰによる外部の基準時計との時刻合わせが完了するまでは、履歴には、第一の時刻Time1のみを記録する。 - 特許庁

The trigger signal T is outputted to the receiving buffer 202b thereafter each time the reference clock Sref' is adjusted, is counted up to the packet sending-out interval counted value Δpn.例文帳に追加

これ以後、調整後の基準クロックSref’がパケット送出間隔計数値Δpnだけカウントされるごとに受信バッファ２０２ｂへトリガ信号Tが出力される。 - 特許庁

A PTS/DTS is compensated by PTS/ DTS compensators 4A, 4B and the PCR is compensated based on a reference clock by PCR compensators 6A, 6B.例文帳に追加

ＰＴＳ／ＤＴＳ補正器４Ａ，４ＢはＰＴＳ／ＤＴＳを補正し、ＰＣＲ補正器６Ａ，６Ｂは基準クロックに基づいてＰＣＲを補正する。 - 特許庁

The reference transmission path 21 is connected to a pad 11b on the AD conversion circuit 9 side on the clock line 11, and has regulated characteristic impedance and line length.例文帳に追加

基準伝送路２１は、クロックライン１１上のＡＤ変換回路９側のパッド１１ｂに接続され、特性インピーダンス及び線長が規定されている。 - 特許庁

A frequency spread circuit 402 continuously frequency-modulates a reference clock with a prescribed frequency oscillated from an oscillator 401 at a prescribed period.例文帳に追加

周波数拡散回路４０２は、発振器４０１で発振された所定周波数の基準クロックを所定周期で連続的に周波数変調する。 - 特許庁

The digital value corresponding to the integrated value of current detecting voltage components not including offset components can thereby be obtained every 2M-times period of the reference clock cycle.例文帳に追加

これより、オフセット成分を含まない電流検出電圧成分の積分値に対応するディジタル値が、基準クロック周期の２Ｍ倍期間毎に得られる。 - 特許庁

To sample effectively a transmission pulse of own radar by enabling separation of an interference wave synchronizing by chance with a reference clock, in an equivalent time sampling radar.例文帳に追加

等価時間サンプリングレーダにおいて、基準クロックと偶然同期する干渉波の分離を可能にして、自レーダの送信パルスを有効にサンプリングする。 - 特許庁

A frequency spread circuit 312 applies frequency modulation to a reference clock with a prescribed frequency oscillated from an oscillator 311 continuously for the prescribed period.例文帳に追加

周波数拡散回路３１２は、発振器３１１で発振された所定周波数の基準クロックを所定周期で連続的に周波数変調する。 - 特許庁

A reference clock A before being changed in phase according to phase difference information is inputted to a frequency difference detector 208 in a wobble CLV control circuit 201.例文帳に追加

ウォブルＣＬＶ制御回路２０１内の周波数差検出器２０８には、位相差情報に応じて位相変化させる前の基準クロックＡを入力させる。 - 特許庁

A signal delaying a build up of a reference clock signal is formed by a variable constant current source 1, a capacitor C, a switching circuit SW, and a comparator 2.例文帳に追加

可変定電流源１とコンデンサＣ、スイッチ回路ＳＷ、コンパレータ２により、基準クロック信号の立ち上がりが遅延された信号が形成される。 - 特許庁

At least the timing of writing and reading RAM 3, and the timing of writing the liquid crystal driver 10 are synchronized with a reference clock signal CLK.例文帳に追加

少なくともＲＡＭ３の書き込み及び読み出しタイミングと液晶ドライバ１０の書き込みタイミングとを基準クロック信号ＣＬＫに同期させる。 - 特許庁

The input of a reference clock R-CLK from a CCD driving circuit 17 via a CCD 15 to the PLL circuit 27 is opened/closed by an R-gate 26.例文帳に追加

ＣＣＤ駆動回路１７からＣＣＤ１５を経て、リファレンスクロックＲ−ＣＬＫがＰＬＬ回路２７に入力されるのをＲ−ゲート２６により開閉する。 - 特許庁

Whereas, only audio data are reproduced as a reference, and a tempo clock signal synchronized with the audio data and a time code indicating the playing position thereof are generated.例文帳に追加

その一方で音声データのみをリファレンスとして再生し、この音声データに同期したテンポクロック信号、および、その演奏位置を示すタイムコードを生成する。 - 特許庁

A synchronization section 21 generates a symbol pulse that is a reference signal for synchronization of the reception processing and generates a clock signal, in response to the symbol pulse.例文帳に追加

同期部２１は、受信処理の同期のために基準信号であるシンボルパルスを生成すると共にシンボルパルスに応じてクロック信号を生成する。 - 特許庁

A PLL circuit 102 generates n pieces of oscillation clocks CK0, CK1, ..., CKn-1 with different phases respectively by multiplying the reference clock CKref.例文帳に追加

ＰＬＬ回路１０２は、基準クロックＣＫｒｅｆを逓倍してそれぞれ位相が異なるｎ個の発振クロックＣＫ０，ＣＫ１，・・・，ＣＫｎ−１を生成する。 - 特許庁

Thereafter, the PMOS 6 is turned off by a delay clock signal DCK, and the input changeover switch 2 is also switched to a reference voltage Vr side.例文帳に追加

その後、遅延クロック信号ＤＣＫによってＰＭＯＳ６がオフになると共に、入力切替スイッチ２は基準電圧Ｖｒ側に切り替えられる。 - 特許庁

The timing when the switching circuit 9 switches is controlled by a switching control circuit 10 based on a horizontal synchronization signal Hsync and the reference clock CK_g.例文帳に追加

切替回路９による切り換えのタイミングは、切替制御回路１０により、水平同期信号Ｈsyncおよび基準クロックＣＫg に基づいて制御する。 - 特許庁

A counter 173 updates a count value C and outputs it to a random number value storage circuit 175 every time input is performed to the rising edge of the reference clock signals S1.例文帳に追加

カウンタ１７３は、基準クロック信号Ｓ１の立ち上がりエッヂに入力される毎に、カウント値Ｃを更新して乱数値記憶回路１７５に出力する。 - 特許庁

The common burst synchronization 4 is generated so that transmission rates in downlink directions P2, U2, C2 from the satellite are an integral multiple of a network clock reference.例文帳に追加

衛星からのダウンリンク方向Ｐ２、Ｕ２、Ｃ２の伝送速度がネットワーククロック基準の整数倍となるように、共通バースト同期４を生成する。 - 特許庁

A time comparing means 102 compares the leading output enable time with current time shown by a reference clock 103 and outputs 'validity' or 'invalidity'.例文帳に追加

時刻比較手段１０２は出力可能先頭時刻と基準時計１０３の示す現在時刻とを比較し、「有効」又は「無効」を出力する。 - 特許庁

To improve power saving by implementing appropriate power control and reference clock control on a high speed serial bus connecting an engine and a controller.例文帳に追加

本発明は、エンジンとコントローラを接続する高速シリアルバスの電力制御及びリファレンスクロックの制御を適切化して省電力を向上させる。 - 特許庁

A transition placing device (18) includes a phase measuring device (104) and measures a timing offset between an active edge of a beam detection signal and a rising edge of a reference clock.例文帳に追加

遷移配置装置(18)は位相測定装置(104)を含み、ビーム検出信号のアクティブエッジと基準クロックの立ち上がりエッジとの間のタイミングオフセットを測定する。 - 特許庁

The tempo clock signal and time code are generated by reference to auxiliary information, such as music information and song pointer information, sent from the studio device 3.例文帳に追加

このテンポクロック信号，タイムコードの生成は、スタジオ装置３から送られてくる曲情報，ソングポインタ情報等の補助情報を参照して行う。 - 特許庁

To provide a stream multiplexing device with which PCR(program clock reference) correction is executed with simple configuration, without using a processing circuit for executing PCR correction at high speed.例文帳に追加

高速なＰＣＲ補正用の処理回路を用いることなく、しかも簡単な構成でＰＣＲ補正を行えるようなストリーム多重化装置を提供する。 - 特許庁

To provide a frequency-measuring circuit which can achieve higher level measurement accuracy of frequency, even for a reference clock which has a shorter count cycle or lower frequency.例文帳に追加

短いカウント期間または低い周波数の基準クロックであっても、測定精度を高くすることができる周波数測定回路を提供する。 - 特許庁

Also, a lower limit threshold B is set, and in the case that the stored data amount becomes small exceeding the lower limit threshold, the frequency of the reference clock of the reception side equipment is lowered.例文帳に追加

また、下限閾値Ｂが設定されており、格納データ量が下限閾値を超えて少なくなった場合、受信側機器の基準クロックの周波数を下げる。 - 特許庁

Power consumption is restricted by statically stopping a reference clock in relation to an unused function of an ASIC engine interface 108.例文帳に追加

ＡＳＩＣ化されたエンジンインタフェース１０８における使用されていない機能に対して静的に基準クロックを止めることによって消費電力を押さえる。 - 特許庁

A pulse having a pulse width equivalent to the delay time is generated by inputting outputs of a reference clock and the comparator 2 into an EXOR circuit 3.例文帳に追加

基準クロックとコンパレータ２の出力をＥＸＯＲ回路３に入力することで、遅延時間に相当するパルス幅を有するパルスが生成される。 - 特許庁

The clock of high precision is used to apply a timing reference signal to a processor 34 in a remote unit during the period requiring a high precision timing signal.例文帳に追加

高い精度のタイミング信号が必要とされる間、リモートユニット内のプロセッサ３４にタイミング基準信号を与えるよう、高精度のクロックを使用する。 - 特許庁

Photoelectrically converted signals are supplied to a lock-in amplifier 17 for lock-in amplification using the reference clock to extract signals corresponding to the intensity values of the reflected lights.例文帳に追加

光電変換された信号を、ロックインアンプ１７で参照クロックを用いてロックイン増幅し、反射光の強度に対応する信号を抽出する。 - 特許庁

The latch circuit 14 is synchronized with the reference clock signal CLK and latches the first to the Nth selection data to the first to the Nth latch cells LA_1 to LA_48.例文帳に追加

ラッチ回路１４は、基準クロック信号ＣＬＫに同期して第１乃至第Ｎの選択データを第１乃至第ＮのラッチセルＬＡ_１〜ＬＡ_４８にラッチする。 - 特許庁

To provide a semiconductor device and a communication apparatus for obtaining a reference clock with high reliability without using a crystal resonator.例文帳に追加

水晶振動子を用いずに信頼性の高い基準クロックを得る半導体装置及び通信装置を提供することを目的とするものである。 - 特許庁