「reference clock」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

An internal timing control circuit 600 generates a reading clock signal CKr, while the circuit outputs to the outside such a start pulse YD as the rising edge is reference for reading.例文帳に追加

内部タイミング制御回路６００は、読み出しクロック信号ＣＫｒを生成する一方、立ち上がりエッジが読み出しの基準となる開始パルスＹＤを外部に出力する。 - 特許庁

The reference clock signal P input in a delay circuit 33 is reset to an off-state in synchronization with the rise of the next signal G1 after executing delay processing.例文帳に追加

一方、遅延回路３３に入力された基準クロック信号Ｐは、そこで遅延処理された後に、次の信号Ｇ１の立ち上がりに同期してオフ状態にリセットされる。 - 特許庁

A PWM control section 105 accumulates values from the PWM register to generate a PWM register value and controls the oscillated frequency of a reference clock oscillator.例文帳に追加

ＰＷＭ制御部１０５は、ＰＷＭレジスタからの値を累積加算することで、ＰＷＭレジスタ値を生成し、基準クロック発振器の発振周波数を制御する。 - 特許庁

A data shift circuit 11 converts data in the parallel data into shifted shift parallel data with respect to the reference clock in response to the phase information and in accordance with a prescribed order.例文帳に追加

データ・シフト回路１１は、位相情報に応じて、並列データ中のデータを所定順序に従って基準クロックに対してシフトしたシフト並列データに変換する。 - 特許庁

To expand a memory macro according as a frequency becomes high with increase of power consumption in a memory part by influence of high frequency increase of a system reference clock.例文帳に追加

システム基準クロックの高周波数化の影響により、メモリ部における消費電力増加と共に、高周波数化に対応したメモリマクロの大型化が課題となっている。 - 特許庁

Further, by adding a second line memory 7 to a first line memory 1 for phase control, an arbitrary fixed delay is realized on the bases of reference clock signal not exceeding 1 (H).例文帳に追加

また、位相調整用の第一のラインメモリ１のほかに第二のラインメモリ７を追加し、１（Ｈ）以下の基準クロック信号単位の任意の固定遅延を実現する。 - 特許庁

Each outer peripheral side pattern is written by a clock frequency modulated from the timing of detecting each reference pattern of the inner peripheral side track after delay time calculated for each sector.例文帳に追加

各外周側パターンは、内周側トラックの各基準パターンを検出したタイミングから、変調されたクロック周波数で、セクタ毎に算出された遅延時間後に書き込む。 - 特許庁

The flip-flop 202B-1 is timed by an overlap signal overlap indicating an end of phase comparison operation and is reset by a reference clock ref_clk.例文帳に追加

このフリップフロップ２０２Ｂ−１は位相比較動作の終了を表すオーバラップ信号ｏｖｅｒｌａｐをタイミングとし、基準クロックｒｅｆ＿ｃｌｋによってリセットされる。 - 特許庁

To provide a camera with a world time clock function capable of confirming both a reference date and time and a local date and time and facilitating the arrangement of image data files by each district whereat image data are photographed in the case of arranging the image data files.例文帳に追加

基準日時及び現地日時の両方を確認可能とし、また画像データファイルの整理の際、画像データを撮影した地域毎の整理を容易にする。 - 特許庁

A reference frequency signal to be fed into a phase comparison unit is generated based on a clock at the time a zero-cross point of a saw-tooth wave consisting of a digital signal is detected.例文帳に追加

位相比較部に入力する参照周波数信号を、ディジタル信号からなる鋸波のゼロクロスポイントを検出したときのクロックに基づいて生成する。 - 特許庁

To provide a new reference clock generating circuit by which battery consumption is saved in the case of waiting reception and S/N is prevented from being deteriorated in the case of a call when the circuit is used for a portable unit.例文帳に追加

携帯機に使用すると、受信待ち受け時にバッテリーの消費が抑制され、通話時にＳ／Ｎの低下防止が図れる新規な基準クロック生成回路の提供 - 特許庁

In such a manner, the channel for transmitting a highly accurate reference clock is detected on the basis of the result of deciding the channel whose insertion stuff ratio is closest to a prescribed value.例文帳に追加

このようにして、挿入スタッフ率が、所定値に最も近いチャネルを判定した結果に基づいて、高精度基準クロックを伝送するチャネルを検出することができる。 - 特許庁

To test a memory being operated at higher speed by a test apparatus generating a reference clock of low speed in a memory test method.例文帳に追加

本発明はメモリ試験方法に関し，低速度の基準クロックを発生する試験装置により高速で動作するメモリの試験を行うことを可能にすることを目的とする。 - 特許庁

A flip flop 6 frequency-divides the REF1 by 1/2, and a flip flop 7 executes the punching operation of a PLL output from an inverting circuit 11 by a reference clock FET2.例文帳に追加

フリップフロップ６はＲＥＦ１を１／２分周し、フリップフロップ７は、反転回路１１からのＰＬＬ出力を、参照クロックＲＥＦ２で打ち抜く動作を行う。 - 特許庁

A first phase comparator 22 outputs a signal PD1 based on a phase relation between a reference clock signal and a signal outputted by a voltage controlled oscillator 12.例文帳に追加

第１の位相比較器２２は、基準クロック信号と電圧制御発振器１２が出力する信号との位相関係に基づく信号ＰＤ１を出力する。 - 特許庁

To obtain a stream multiplexer by which plural different data streams including timestamp information is multiplexed by synchronizing them with the same common reference clock information.例文帳に追加

タイムスタンプ情報を含む複数の異なるデータストリームを、同一の共通基準クロック情報に同期させて多重化することが可能なストリーム多重化装置を提供する。 - 特許庁

To provide an optical recording method which is used for the recording of a high data transfer rate in which a frequency of a reference clock is 200 MHz or more and a linear velocity is 40 m/s.例文帳に追加

基準クロック周波数が２００ＭＨｚ以上、線速度が４０ｍ／ｓとなる高データ転送レートの記録に用いる光記録方法を提供する。 - 特許庁

A pattern discrimination unit 102 determines whether or not the edge interval count signal matches a reference value resulting from counting falling edge intervals of a predetermined pattern of the Manchester data using a sample clock.例文帳に追加

パタン判別部１０２は、エッジ間隔カウント信号と、マンチェスタデータの所定パタンの立ち下がりエッジ間隔をサンプルクロックでカウントした基準値とが一致するか否か判定する。 - 特許庁

A counter 220 counting a clock CLK is reset at each edge of an output pulse from a comparator 203 for comparing the potential at a port terminal 114 with a reference voltage VTH1.例文帳に追加

クロックＣＬＫを計数するカウンタ２２０を、ポート端子１１４の電位を基準電圧ＶＴＨ１と比較するコンパレータ２０３の出力パルスのエッジごとにリセットする。 - 特許庁

The phase shift pulse which makes the parallel signal after the shift and the parallel signal before the shift position in a prescribed range is selected based on an operation frequency of the reference clock.例文帳に追加

そして、シフト後のパラレル信号とシフト前のパラレル信号とが所定範囲内になる位相シフトパルスを、基準クロックの動作周波数に基づいて選択する。 - 特許庁

Clock signals are counted with reference to the rising or falling of an Encd Clk signal and image data is transferred to a register circuit according to that count.例文帳に追加

Ｅｎｃｄ Ｃｌｋ信号の立ち上がり又は立ち下がりエッジを基準としてクロック信号をカウントし、そのカウント値に従って、レジスタ回路に画像データを転送する。 - 特許庁

A phase comparator 16 compares the output signals Sfb of the frequency divider 14 with reference clock signals CKref and outputs a voltage Vpc corresponding to a phase difference.例文帳に追加

位相比較器１６は、分周器１４の出力信号Ｓｆｂを、基準クロック信号ＣＫｒｅｆと比較し、位相差に応じた電圧Ｖｐｃを出力する。 - 特許庁

To realize a circuit for generating a PWM signal capable of obtaining arbitrary multiple resolution for a reference clock, or controlling rising and falling in an arbitrary timing.例文帳に追加

基準クロックに対して、任意の倍数の解像度を得たり、任意のタイミングで立ち上がりと立ち下がりを制御できるＰＷＭ信号を生成する回路を実現する。 - 特許庁

Without reference to the cycles of the horizontal synchronizing signal SHD, cycles of a pixel clock driving individual pixels of the solid-state imaging device 10 are made substantially as long as usual.例文帳に追加

水平同期信号ＳＨＤの周期に関わらず、固体撮像素子１０の個々の画素を駆動する画素クロックの周期を、実質的に通常時と同じにしておく。 - 特許庁

To provide a semiconductor device test apparatus which performs a test on a device under test which outputs a reference clock for use in data delivery synchronously with data reading with high precision.例文帳に追加

データの読み出しに同期してデータの受渡しに利用される基準クロックを出力する被試験デバイスを高精度に試験する半導体デバイス試験装置を提供する。 - 特許庁

The link position indicator is added in a case where discontinuity occurs periodically (e.g., by recording a particular reference clock) or while recording an audio/video data stream.例文帳に追加

繋ぎ位置インジケータは、周期的に（例えば、特別な基準クロックを記録することにより）、またはオーディオビデオデータストリームの記録中に不連続性が発生した場合に追加される。 - 特許庁

The DFF 28 latches the output of the adder 26 in accordance with rising and falling of an enable signal EN from the comparator circuit 24 and the reference clock CLK_ref.例文帳に追加

ＤＦＦ２８は、比較回路２４からのイネーブル信号ＥＮと基準クロックＣＬＫ_ｒｅｆの立ち上がりと立ち下がりに従い、加算器２６の出力をラッチする。 - 特許庁

This circuit integrates an inputted clock into a middle potential signal in slow waveform to be settled on a specified-range level, and compares the level of this intermediate potential signal with reference potential.例文帳に追加

入力されるクロックを積分して所定範囲レベルに収まる緩やかな波形の中間電位信号にし、この中間電位信号のレベルを基準電位と比較する。 - 特許庁

A bus slave 121 fetches the synchronization signal transmitted from the re-timing part 112 in synchronization with the reference clock signal, and stores the fetched synchronization signal into a storage part 122.例文帳に追加

バススレーブ１２１は、リタイミング部１１２から送信された同期信号をその基準クロック信号に同期して取り込み、その取り込んだ同期信号を記憶部１２２に格納する。 - 特許庁

At the time, the position of the test data on the data column of data to be inputted to a serializing driver 103 is made different between the n-th cycle and n+1th cycle of a reference clock.例文帳に追加

この際、シリアライズドライバー１０３に入力するデータのデータ列上におけるテストデータの位置を基準クロックのＮサイクル目とＮ＋１サイクル目とで異なる位置とする。 - 特許庁

This time recorder is formed so as to incorporate a radio clock 1 and to automatically correct the time by a reference time radio wave, and a reception time setting function is provided.例文帳に追加

タイムレコーダに電波時計１を内蔵し、標準時刻電波により時刻を自動修正するように構成するとともに受信時間設定機能を設ける。 - 特許庁

The liquid crystal display is provided with a panel temperature detection means of the liquid crystal display panel, and corrects gate-on voltage or a data signal pulse width, and a frequency of a reference clock signal according to the panel temperatures.例文帳に追加

液晶表示パネルのパネル温度検出手段を有し、ゲートオン電圧もしくはデータ信号パルス幅、基準クロック信号の周波数をパネル温度により補正する。 - 特許庁

A reference clock begins to be counted on detecting a pulse signal of a 40 kHz standard radio wave rising and if a fall is detected within 0.05 second, it is regarded as noise and ignored.例文帳に追加

40kHz標準電波のパルス信号の立ち上がりを検出して基準クロックのカウントを開始し、0.05秒以内に立下りを検出したときはノイズとみなして無視する。 - 特許庁

The reference clock CLK becomes a differential signal via a differential driver 19, and the signal is transmitted to the distal end of an insertion part 6 via twisted pair cables 21 with suppressed noise radiation.例文帳に追加

基準クロックＣＬＫは、差動ドライバ１９を介して差動信号となり、ツイストペアケーブル２１により挿入部６の先端部に、ノイズの放射を抑圧して伝送する。 - 特許庁

The AC components are synchronized by supplying a reference clock signal generated by means of a reference clock signal generating means to a plurality of power sources which respectively generate electric power containing different AC components, and supply the generated power to developers having the same function as signals for setting the frequencies and duty ratios of the AC components.例文帳に追加

各々交流成分を有する電力を生成して同一機能を有する現像器に供給する複数の電源に対して、基準クロック信号生成手段で生成した基準クロック信号を上記交流成分の周波数及びデューティを設定するための信号として各電源に供給することによって上記交流成分の同期をとる。 - 特許庁

When a pattern is drawn along concentric tracks on a substrate, blanking of electron beams is performed in a first region in the sector by using a first clock signal generated on the basis of a first reference length and blanking of electron beams is performed in a second region in the sector by using a second clock signal generated on the basis of a second reference length.例文帳に追加

基板上の同心円トラックに沿ってパターンを描画する際に、セクタ内の第１領域内では、第１基長さに基づいて生成された第１クロック信号を用いて電子線をブランキングさせ、セクタ内の第２領域内では、第２基準長さに基づいて生成された第２クロック信号を用いて電子線をブランキングさせる。 - 特許庁

A reproduction drive controller 18 uses a reference clock variable device 21 to gradually switch a reference clock for data reproduction so as to make an angular velocity from an inner circumference to an outer circumference of a disk 1 nearly constant according to a data address signal reproduced from the disk 1 at high-speed reproduction thereby reproducing data at a high-speed while changing the reproduction linear velocity.例文帳に追加

再生駆動制御装置１８は、高速再生時にはディスク１から再生したデータのアドレス信号に従い、ディスク１の内周から外周にかけて角速度がほぼ一定になるよう基準クロック可変器２１でデータ再生用の基準クロックを徐々に切り換えてディスク１の再生線速度を変えながら高速再生する。 - 特許庁

After a counter value is set to the predetermined number, a counter 7 subtracts one counter value each time one reference clock PS0 is counted, and when the counter value becomes "0", outputs a carry signal C-SEL (reference clock PS0 for one cycle) in an H level from a carry terminal 7d, and resets the above mentioned counter value to the above mentioned predetermined number.例文帳に追加

カウンタ７は、カウンタ値が所定数に設定された後、基準クロックＰＳ０を１つ計数する毎に１つカウンタ値を減算し、カウンタ値が「０」になると、ｃａｒｒｙ端子７ｄからＨレベルのキャリー信号Ｃ−ＳＥＬ（基準クロックＰＳ０の１周期分）を出力する共に、前記カウンタ値を前記所定数にリセットする。 - 特許庁

In this communication device of a crystal-less oscillator and this self-calibrated embedded virtual crystal clock output method, a reference signal is provided, by one-side communication device at both transmission and reception ends of a communication system, to the other-side communication device, and the other-side communication device generates a corresponding reference frequency based on the reference signal.例文帳に追加

無石英発振器の通信装置と自動校正する嵌入式バーチャル水晶クロック出力方法は、通信システムの送受信両端の一通信装置により、もう一つの通信装置に参考信号を提供し、通信装置は、この参考信号を元に、対応する参考周波数を生成することができる。 - 特許庁

A semiconductor device is provided with a phase comparator 104 for comparing a reference clock CKin having the reference frequency and a synchronizing signal generated from the reference frequency, and a PLL circuit having a delay control system (102, 103, 105) for controlling delay of a synchronizing signal, responding to a compared result by the phase comparator 104.例文帳に追加

半導体装置は、基準周波数を有する基準クロックＣＫinと基準周波数から生成される同期信号とを比較する位相比較器１０４と、位相比較器１０４による比較結果に応答して同期信号の遅延を制御する遅延制御系（１０２、１０３、１０５）とを有するＰＬＬ回路を備える。 - 特許庁

The timing signal generation section 114 computes a clock count of the periodic signal accepted from the PLL circuit 112, generates a clock count of the periodic signal corresponding to the delay setting to 32 scanning lines and adjusts the lighting timing of the 32 beams through the delay circuit 102 to the amount of delay less than a clock of the reference clock necessary for the delay setting.例文帳に追加

また、タイミング信号生成部１１４は、遅延設定に対してさらに必要な基準クロックの１クロック分未満の遅延量に対し、ＰＬＬ回路１１２から受入れた周期信号の必要なクロック数を算出し、３２本の走査線それぞれに対する遅延設定に対応する周期信号のクロック数をタイミング信号として生成し、遅延回路１０２を介して３２本の光ビームの点灯タイミングを調整する。 - 特許庁

A clock recovery circuit includes: a frequency detection module 34 that detects frequency offset information between a received signal and a reference clock according to a phase difference between the received signal on which timing information for reproducing the received signal is superimposed and a recovery clock; and a correction module 30 that corrects a phase difference between the received signal and the recovery clock according to the frequency offset information detected by the frequency detection module 34.例文帳に追加

受信信号を再生するタイミング情報が重畳された前記受信信号とリカバリクロックとの位相差に基づいて、前記受信信号とリファレンスクロックとの周波数オフセット情報を検知する周波数差検知部３４と、前記周波数検知部３４が検知した前記周波数オフセット情報に基づいて、前記受信信号と前記リカバリクロックとの位相差を補正する補正部３０とを具備する。 - 特許庁

To provide a spread spectrum communication system that can accurately detect a maximum correlation value without being affected by a frequency error of a reference oscillator by correcting a chip clock phase without using a highly accurate receiver-side reference oscillator.例文帳に追加

高精度の受信側基準発振器を使用することなくチップクロック位相の補正を行うことで、基準発振器の周波数誤差の影響を受けることなく最大相関値の正確な検出を可能にするスペクトラム拡散通信方式を提供する。 - 特許庁

A DDS circuit 16 of a first PLL loop 10 generates a signal Fc1 of the same frequency as a reference signal using, as a system clock, the output signal of a voltage controlled crystal oscillation circuit 13 which is oscillated at a frequency higher than that of the reference signal.例文帳に追加

第１のＰＬＬループ１０のＤＤＳ回路１６は、基準信号より高い周波数で発振する電圧制御水晶発振回路１３の出力信号をシステムクロックとして基準信号と同一の周波数の信号Ｆc1を生成する。 - 特許庁

Since both the counter 9 and timer 10 are operated based on the reference clock signal from the oscillator 14, the fluctuation of a reference frequency is offset and accurate air quantities can be detected by dividing air quantity/frequency signals by frequency signals obtained from the pulse widths.例文帳に追加

カウンタ9とタイマ10とは共に発振器14からの基準クロック信号で動作されるので空気量周波数信号をパルス幅から得られる周波数信号により割ることで基準周波数の変動が相殺され正確な空気量を検知できる。 - 特許庁