「reference clock」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

To set an optional continuous delay amount within a period or exceeding the period of a reference clock by continuously varying a control signal input from a controller to a quadrature modulator.例文帳に追加

コントローラから直交変調器に入力する制御信号を連続的に変化させて基準クロックの周期内のまたは周期を超えた連続的な任意の遅延量の設定を行う。 - 特許庁

As repetition data of the prescribed period is recorded in this region, this data can be used for phase control of a reference clock for reading out information from the optical disk medium.例文帳に追加

この領域に所定周期の繰り返しデータが記録されていることから、光ディスク媒体からの情報の読み出しのための基準クロックの位相制御に用いることができる。 - 特許庁

To easily display an excellent image on a display element which has the same number of horizontal pixels without using a high multiplying circuit etc., but by using two reference clock signals having similar frequencies.例文帳に追加

近接した周波数の２つの基準クロック信号を使用して、同一の水平方向画素数の表示素子に、高逓倍回路等を用いることなく、容易に良好な画像を表示する。 - 特許庁

An abnormality detection circuit 111 in the radio section 6 detects abnormality when a reference clock signal or a control signal transmitted from the control section 7 stops for a prescribed time or more.例文帳に追加

無線部６において異常検出回路１１１が、制御部７から送信される基準クロック信号や制御信号が所定時間以上受信されなかったときに異常を検出する。 - 特許庁

This medium is constituted so that an application packet inputted to a streamer during recording of a stream object is time-stamped with a local reference clock (440) corresponding to the prescribed time information.例文帳に追加

ストリームオブジェクトの記録中にストリーマに入ってくるアプリケーションパケットが、所定の時間情報に対応したローカル基準クロック（４４０）によりタイムスタンプされるように構成する。 - 特許庁

At this time, by monitoring the position of the synchronizing buffer 36 while defining the half position of the synchronizing buffer 36 as a reference position, clock synchronization between the client 30 and the server 10 can be performed.例文帳に追加

このとき、同期化バッファ36の半分位置を参照位置として同期化バッファ36の位置を監視することにより、クライアント30とサーバ10との間のクロック同期を行うことができる。 - 特許庁

If it is detected, however, that the divided voltage VO2 of the stepped-up voltage VO1 is lower than the reference voltage VR1, the frequency dividing operation of the 1st clock signal is started.例文帳に追加

一方、昇圧電圧ＶＯ１の分圧ＶＯ２が基準電圧ＶＲ１より低くなることが検出されると、直ちに第１のクロック信号の分周を始めるように動作を行う。 - 特許庁

When the determination section determines that the signal is smaller than the reference value, the frequency changing section decreases the clock frequency, reduces the processing speed of the main ECU, and reduces power consumption.例文帳に追加

信号が基準値よりも小さいと判定部で判定されたとき、周波数変更部がクロックの周波数を低くし、主ＥＣＵの処理速度を遅くして、消費電力を低減する。 - 特許庁

Moreover, when it is detected that an 'a' point potential becomes equal to or lower than the reference voltage 31, a pulse signal (rising pulse of the clock signal 33) of a high (H) level is outputted from the comparator 32.例文帳に追加

またａ点電位が基準電圧３１以下になったことを検出したときには、コンパレータ３２からハイ(Ｈ)レベルのパルス信号（クロック信号３３の立上げパルス）を出力する。 - 特許庁

To solve a problem wherein a frequency of a reference clock is fluctuated in response to fluctuation of an ambient temperature to generate a time error, so as not to output a drive control signal at an accurate time as a result thereof.例文帳に追加

環境温度の変動に応じて基準クロックの周波数変動が生じて時間誤差が生じ、その結果、正確な時刻に駆動制御信号を出力することができない。 - 特許庁

To allow a very small time interval to be measured, to enhance resolution while keeping a frequency of a reference clock signal low, and to realize high measurement precision.例文帳に追加

微小な時間間隔を測定でき、基準クロック信号の周波数を低くしながら分解能を向上でき、高い測定精度を実現できる時間測定回路を提供する。 - 特許庁

A burst lock PLL circuit composed of a phase comparator 14, an LPF 16, a VCO 18 and a frequency divider 20 generates a sampling clock 44 synchronized with the reference signal 36 whose frequency is an integer times as high as the color burst signal 34.例文帳に追加

位相比較器14、LPF16、VCO18および分周器20から構成されるバーストロックPLL回路では、周波数がカラーバースト信号34の整数倍で、基準信号36に同期するサンプリングクロック44を生成する。 - 特許庁

To provide a circuit performing high accuracy image correction by controlling the start-of-writing position at the head of each line of an image with a resolution not higher than the period of a reference clock.例文帳に追加

基準クロックの周期以下の分解能で画像の各行の先頭の書き出し位置を制御することによって、高精度な画像の補正を行う回路を提供すること。 - 特許庁

The cellular phone 2 transmits the time information as a standard time obtained from a base station 4 or the current time of a clock section 27, with reference to the standard time to the electronic device 3.例文帳に追加

携帯電話２は、基地局４から取得した標準時、若しくは、標準時を基準とした時計部２７の現在時刻である時刻情報を電子機器３に送信する。 - 特許庁

An output signal from a peak hold circuit 9 and a clear signal from F/F 25 are imparted to F/F 24, to thereby acquire 'the time from peak detection of a reflected wave until rise of a reference clock immediately thereafter'.例文帳に追加

Ｆ／Ｆ２４に、ピークホールド回路９からの出力信号と、Ｆ／Ｆ２５からのクリア信号を与え、「反射波のピーク検出から直後に基準クロックが立上がるまでの時間」を得る。 - 特許庁

To realize a delay synchronizing loop capable of expanding the variable delay range of a variable delay circuit and increasing the operation frequency area of a reference clock signal and a method for driving the loop.例文帳に追加

可変遅延回路の可変遅延範囲を広げ、基準クロック信号の動作周波数領域を大きくすることができる遅延同期ループ及びこれの駆動方法を提供すること。 - 特許庁

A horizontal period measurement section 5 uses a horizontal period measurement clock signal Sm, to measure the period of a horizontal synchronizing signal Sh as a reference signal and provides an output of a measured value A.例文帳に追加

水平周期計測部５は水平周期計測用クロック信号Smを用いて基準信号としての水平同期信号Shの周期を計測し、その計測値Ａを出力する。 - 特許庁

When the comparator 23 compares both the charging voltages, the comparator 23 compares a prescribed reference voltage immune to the effect of a period of an external clock signal with a voltage difference between both the charging voltages.例文帳に追加

比較器２３で両充電電圧を比較する際に、外部クロック信号の周期に影響を受けない一定の基準電圧と両充電電圧の差の電圧とが比較される。 - 特許庁

A reference clock CLK and a vertical synchronization signal VD for generating horizontal transfer pulses, etc. generated in a video processor 3 are output to a connector 9 of the electronic endoscope 2.例文帳に追加

ビデオプロセッサ３で生成された水平転送パルス等を生成するための基準クロックＣＬＫ及び垂直同期信号ＶＤは電子内視鏡２のコネクタ９に出力される。 - 特許庁

As for the delay line circuit 101, either of the output signal of the delay line circuit 101 and the reference clock signal RCLK can be selected and inputted.例文帳に追加

さらに、ディレイ・ライン回路１０１に対して、ディレイ・ライン回路１０１の出力信号と基準クロック信号ＲＣＬＫとのいずれかを選択して入力できるよう構成されている。 - 特許庁

A reproduction carrier producing circuit 10 outputting a reproduction carrier to be supplied to a mixer 1 and a frequency divider 6 outputting a baseband clock are configured to share a reference oscillator 9.例文帳に追加

ミキサ１に供給する再生キャリアを出力する再生キャリア生成回路１０およびベースバンドクロックを出力する分周器６は基準発振器９を共用する構成とする。 - 特許庁

A clock number setting circuit 43 decides the number of clocks Nd corresponding to a write-in time Tw based on the number of difference clocks Nc between the number of clocks Na and the number of reference clocks Nb.例文帳に追加

クロック数設定回路４３は、クロック数Ｎａと標準クロック数Ｎｂとの差分クロック数Ｎｃに基づいて、書き込み時間Ｔｗに相当するクロック数Ｎｄを決定する。 - 特許庁

A register 9 latches a count of a Free STC counter 7 at a point of time when a program clock reference PCR is detected and stores a difference between the count and the PCR from a storage section 5 in a storage section 11.例文帳に追加

レジスタ９は、ＰＣＲ検出時点でのＦｒｅｅ ＳＴＣカウンタ７のカウント値を保持し、このカウント値と記憶部５からのＰＣＲとの差分値を記憶部１１に保持する。 - 特許庁

To receive time information from an optional equipment connected to a network and provided with a real time clock, and to use it as a reference time in own device.例文帳に追加

ネットワークに接続され、リアルタイムクロックを備えた任意の装置から時刻情報を受信し、自装置内の基準時刻とすることができる時刻情報取得システムを提供する - 特許庁

According to an example of this invention, each pattern of N sectors and a reference pattern are written in an inner peripheral track respectively by a default clock frequency and the number of default clocks (number of write interval clocks between patterns).例文帳に追加

本発明の一例において、内周側トラックに、Ｎセクタの各パターンをデフォルト・クロック周波数、デフォルト・クロック数（各パターン間の書き込み間隔クロック数）で基準パターンを書き込む。 - 特許庁

A frequency-voltage converter 11 detects a frequency of a reference clock signal outputted from a voltage controlled oscillator 9 as a frequency of a reference pseudo noise code and adjusts a cut-off frequency of low pass filters 4, 5.例文帳に追加

周波数−電圧変換器１１により、電圧制御発振器９から出力される基準クロック信号の周波数を参照用疑似雑音符号の周波数として検出し、その値に基づいて低域通過フィルタ４、５のカットオフ周波数を調整する。 - 特許庁

A phase comparator 1 receiving a reference frame signal compares the phase of a synchronizing frame signal generated from the synchronizing clock signal oscillated from the VCO 5 with the phase of the reference frame signal and the result of phase comparison is given to the digital filter 2 for PLL operations.例文帳に追加

基準フレーム信号を入力し、ＶＣＯ５で発振した同期クロック信号から生成される同期フレーム信号と基準フレーム信号との位相比較を位相比較器１で行い、この位相比較の結果をデジタルフィルタ２に入力してＰＬＬ動作させる。 - 特許庁

To provide a MEMS oscillator which compensates the temperature of a MEMS vibrator by a simple circuit, performs a gentle compensation having no jitter in a clock to be output and makes a fluctuation range to a reference value of a reference frequency identical to that of digital processing.例文帳に追加

簡易な回路によりＭＥＭＳ振動子の温度補償を行い、かつ出力するクロックにジッタを有さない緩やかな補償処理を行い、基準周波数の基準値に対する変動範囲を上記デジタル処理と同等とするＭＥＭＳ発振器を提供する。 - 特許庁

The counter 232 generates a charge pump driving pulse CP by dividing down the data clock CLK at the reference frequency division number assigned by the data fCP if the data HGRES [7:7] is [0] and at the frequency division number 7 twice the reference frequency division number assigned by the data fCP if the data is [1], respectively.例文帳に追加

カウンタ２３２は、データＨＧＲＥＳ［７：７］が「０」ならば、データｆＣＰで指定される基準分周数で、「１」ならば基準分周数の２倍の分周数で、それぞれデータクロックＣＬＫを分周してチャージポンプ駆動パルスＣＰを生成する。 - 特許庁

A reference time stamp for reproducing a system clock is extracted from transport packet data of a transport stream, the extracted reference time stamp is added to a transport packet data as header information, and the transport packet data and the header information are converted into transmission packet data and transmitted.例文帳に追加

トランスポートストリームのトランスポートパケットデータからシステムクロックを再生するためのリファレンスタイムスタンプを抽出し、抽出されたリファレンスタイムスタンプをヘッダ情報としてトランスポートパケットデータに付加し、トランスポートパケットデータとヘッダ情報を送信パケットデータに変換して送信する。 - 特許庁

In order to correct an output amplitude characteristic difference between the unit pixels within the repetition unit, by adjusting the inclination of the reference signal individually, a count clock number of the counter side for the amount of voltage change per unit time of the reference signal is adjusted individually.例文帳に追加

繰返し単位内の各単位画素の出力振幅特性差を補正するべく、参照信号の傾きを各別に調整することで、参照信号の単位時間当たりの電圧変化量に対するカウンタ側のカウントクロック数を各別に調整する。 - 特許庁

Frequency detecting circuits 12-20 compare the frequencies of the clock signals CLK12-CLK20 with a preliminarily set reference frequency fST, and when the frequencies are higher than the reference frequency fST, set the levels of detection signals C10-C18 so as to be H, and set them so as to be L in the other case.例文帳に追加

周波数検知回路12〜20では、クロック信号CLK12 〜CLK20の周波数と予め設定された基準周波数fST と比較し、その周波数が基準周波数fST より高い場合には検知信号C10 〜C18 のレベルをＨに設定し低い場合にはＬに設定する。 - 特許庁

The disk unit is provided with: a reference clock count means in which reference clocks read out from a disk are counted from a start point of a basic recording region and this operation is repeated for each basic recording region; and an address holding means in which addresses of the basic recording region during recording are held.例文帳に追加

ディスクから読み出される基準クロックを基本記録領域の始点からカウントし、この動作を基本記録領域ごとに繰り返す基準クロックカウント手段と、記録中の基本記録領域のアドレスを保持するアドレス保持手段とを設ける。 - 特許庁

To provide a technology that each terminal receives a radio wave including a reference frequency signal and absorbs a delay variation based on a clock signal generated in synchronization with the reference frequency signal, in a digital communication network of packet type in which numerous transmission/reception terminals are connected.例文帳に追加

多数の送受信端末が接続されたパケット型のディジタル通信網において、各端末が基準周波数信号を含んだ電波を受信し、これに同期して生成したクロック信号を基準として遅延揺らぎを吸収する技術を提供すること。 - 特許庁

This integrated circuit design method comprises: an arithmetic step for calculating the power potential distribution and the reference potential distribution in the integrated circuit; and a designing step for designing clock wiring in the integrated circuit based on the power potential distribution and the reference potential distribution.例文帳に追加

集積回路内の電源電位分布及び基準電位分布を演算する演算ステップと、電源電位分布及び基準電位分布を基に集積回路内のクロック配線を設計する設計ステップとを有する集積回路設計方法が提供される。 - 特許庁

Even in the case that a code string including the reference signal is in existence in general transmission data in which an error is produced, since the clock component at that time is nearly zero, the error signal is no fed to a flywheel circuit as a timing reference signal.例文帳に追加

誤りが発生した一般の伝送データの中には基準信号を含む符号列が存在するような場合でも、そのときのクロック成分はほぼゼロとなるから、誤った信号がタイミング基準信号としてフライホイール回路に供給されることはない。 - 特許庁

A time extraction means 44 adds the time difference ΔT to the measurement time of the data logger 30 to calculate a corrected reference time, and extracts a time coinciding with or closest to the corrected reference time from the time of the electric clock 12 of the time recording means 10.例文帳に追加

時刻抽出手段４４が、データロガー３０の測定時刻に時刻差ΔＴを加えて補正基準時刻を計算し、その補正基準時刻と一致し又は最も近い時刻を、時刻記録手段１０の電気時計１２の時刻の中から抽出する。 - 特許庁

A frequency adjusting apparatus of the present invention is characterized in including a frequency control signal generating section for generating a frequency control signal, with a plurality of bits, which is level-shifted bit by bit in response to a reference clock, and a frequency adjusting section which adjusts a frequency of the inputted reference clock in response to the frequency control signal with the plurality of bits.例文帳に追加

本発明の周波数調整装置は、基準クロックに応答して１ビットずつレベル遷移する複数のビットの周波数制御信号を生成する周波数制御信号生成部と、及び前記複数のビットの周波数制御信号に応答して、入力される基準クロックの周波数を調整する周波数調整部とを含むことを特徴とする。 - 特許庁

In the case of communications by using a plurality of slots where two slots are used each for incoming and outgoing slots in one frame through one base station, a control section 100 controls each section so as to correct a reference clock on the basis of only the synchronization information extracted from one specific slot in the two outgoing slots for the correction of the reference clock.例文帳に追加

１つの基地局を通じて、１フレーム中で、上り下り、それぞれ２つのスロットを用いた複数スロットによる通信である場合には、制御部１００が、基準クロックの補正を行うのに、２つの下りスロットのうち、特定の１つのスロットより抽出した同期情報のみに基づいて、基準クロックの補正を行うように、各部を制御するようにしたものである。 - 特許庁

The flip-flop has a first stage in which a reference clock signal and a reset signal are received, and a second stage in which own output node is transitioned to a first level responding to the reference clock signal, and the output node is precharged, responding to the output signal from the first stage corresponding to the reset signal and is transitioned to a second level.例文帳に追加

本発明のフリップフロップは、基準クロック信号及びリセット信号を受信する第１のステージと、前記基準クロック信号に応答して自体の出力ノードを第１のレベルに遷移させ、前記リセット信号に対応する前記第１のステージの出力信号に応答して前記出力ノードをプリチャージさせて第２のレベルに遷移させる第２のステージとを備えることを特徴とする。 - 特許庁

A correction circuit 13 is operated synchronously with other prescribed bit change pattern in operating timing control data CKP to set various image pick-up conditions, such as selection of an exposure time and switching of a read speed of pixel charges, depending on any reference clock signal among reference clock signals CLK1, CLK2, CLK3, etc., and contents of pattern selection data PS.例文帳に追加

補正回路１３は、動作タイミング制御データＣＫＰのうちの他の所定ビットの変化パターンに同期して動作するようになっており、基準クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３…の内のいずれか１つの基準クロック信号とパターン選択デ−タＰＳの内容に応じて、露光時間の選択や、画素電荷の読出し速度の切換え等、種々の撮像条件を設定することができるようになっている。 - 特許庁

A counter 73 updates the counted value C in response to the starting edge of a reference clock signal SO inputted from a first selector 71, and a latch signal output circuit 78 synchronizes a start winning signal SS inputted from a start winning hole switch 70 with the starting edge of the reference clock signal SO and outputs a latch signal SL to a random number value storage circuit 79.例文帳に追加

カウンタ７３は、第１のセレクタ７１から入力される基準クロック信号Ｓ０の立ち上がりエッヂに応答して、カウント値Ｃを更新し、ラッチ信号出力回路７８は、始動入賞口スイッチ７０から入力される始動入賞信号ＳＳを、基準クロック信号Ｓ０の立ち下がりエッヂに同期させて、ラッチ信号ＳＬを乱数値記憶回路７９に出力する。 - 特許庁

An image processing apparatus which includes an interface of the PCI Express standard between a controller and an engine and supplies a reference clock with a frequency for PCI Express spread from the controller to the engine, starts oscillation of the reference clock after the I/O power supply voltage for PCI Express of the engine is settled within an operating-voltage range, when initiating the image processing apparatus.例文帳に追加

コントローラとエンジンとの間にＰＣＩ Ｅｘｐｒｅｓｓ規格のインターフェースを有し、コントローラからＰＣＩ Ｅｘｐｒｅｓｓ用の周波数を拡散させたリファレンスクロックをエンジンに供給する画像処理装置であって、画像処理装置の起動時に、エンジンのＰＣＩ Ｅｘｐｒｅｓｓ用Ｉ／Ｏ電源電圧が動作電圧内になった後に、リファレンスクロックを発振し始める。 - 特許庁

To provide a semiconductor testing apparatus having a delaying constitution capable of producing a delayed clock which is delayed as prescribed by application of both the front and rear edges of a reference block, without being affected by changes, if any, in the positions of the front and rear edges of the reference clock.例文帳に追加

基準クロックの前縁と後縁の両エッジを適用して所定に遅延した遅延クロックを発生する遅延構成を備える半導体試験装置において、基準クロックの前縁と後縁の位置の変化が生じても、この変化の影響を受けることが無く所定に遅延した遅延クロックを発生することが可能な遅延構成を備える半導体試験装置を提供する。 - 特許庁

A optical transmission apparatus 100 generates a reference clock signal 30 whose frequency is lower than that of a data signal 10 and whose data rate is set to an integer fraction of that of the data signal 10, converts a composite signal 60 resulting from superimposing the data signal 10 and the reference clock signal 60 into an optical transmission signal 60a, and transmits the optical transmission signal 60a to an optical receiver 200.例文帳に追加

光送信装置１００では、データ信号１０の周波数よりも低周波域で、かつ、データレートが該データ信号１０の整数分の１に設定されたリファレンスクロック信号３０を生成し、データ信号１０とリファレンスクロック信号６０とが重畳された合成信号６０を光伝送信号６０ａに変換して光受信装置２００へ送信する。 - 特許庁