「reset cycle」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Also, a sense amplifier reset control circuit 105 controls a sense amplifier reset circuit, so that reset of the sense amplifier 111 is finished within the time from the start of the read-out cycle to the selection of the word line.例文帳に追加

また、センスアンプリセット制御回路（１０５）は、上記読み出しサイクルの開始から上記ワード線が選択されるまでの間に上記センスアンプのリセットが完了するよう上記センスアンプリセット回路を制御する。 - 特許庁

After the lapse of the preset time, the controller 111 is reset, and starts a start-up cycle to restart the ballast 100.例文帳に追加

プリセット時間経過後コントローラ１１１はリセットされ、スタートアップサイクルを開始してバラスト１００をリスタートさせる。 - 特許庁

To optimize fuel cut-off start/reset timing during operation of injecting fuel a plurality of times in one cycle.例文帳に追加

１サイクル中に燃料を複数回噴射する運転中の燃料カット開始／復帰タイミングを適正化する。 - 特許庁

Consequently, the V counter and H counter are reset in the middle of an internal cycle and stable external synchronism is obtained.例文帳に追加

これによって、ＶカウンタおよびＨカウンタは内部周期の途中でリセットされ、安定した外部同期が得られる。 - 特許庁

To provide a refrigerating cycle device capable of executing an expansion valve reset to drive a compressor earlier.例文帳に追加

圧縮機をより早く運転させることが可能な膨張弁リセットを実行可能な冷凍サイクル装置を提供すること。 - 特許庁

The counter circuit is reset at each sampling cycle including the plural pulses of the gate control signals and starts new accumulation.例文帳に追加

カウンタ回路は、ゲート制御信号の複数のパルスを含んだサンプリング周期毎にリセットされ、新たな累積を開始する。 - 特許庁

A cycle counter 64 counts this signal S1 and is reset in sampling cycles based upon the word clock WCK.例文帳に追加

サイクルカウンタ６４はこの信号Ｓ１をカウントするとともに、ワードクロックＷＣＫに基づくサンプリング周期でリセットされる。 - 特許庁

The column reset circuit 60 comprises operational amplifiers 41, 42 and low-pass filters 31, 32, and each of the operational amplifiers 41, 42 comprises a first input part connected to the column bit line 118, a second input part connected to a reset signal generator for generating a reset signal during a reset cycle, and an output part selectively connected to the column reset line 158.例文帳に追加

列リセット回路６０は、演算増幅器４１、４２と、ローパスフィルタ３１、３２とを備え、演算増幅器４１、４２が、列ビットライン１１８に接続された第１の入力部と、リセットサイクル中にリセット信号を生成するリセット信号生成器に接続された第２の入力部と、列リセットライン１５８に選択的に接続される出力部とを備える。 - 特許庁

To reset a control signal generation circuit without increasing an access cycle time when the control signal generation circuit is frozen.例文帳に追加

制御信号生成回路がフリーズしたときに、アクセスサイクル時間を増加することなく制御信号生成回路をリセットする。 - 特許庁

To provide a data processing apparatus capable of starting processing data from a suitable position of cycle data without detecting a top position of the cycle data by a CPU of which the reset state has been canceled.例文帳に追加

リセット状態を解除されたＣＰＵが周期データの先頭位置を検出することなく、周期データの適切な位置からデータを処理できるデータ処理装置を提供する。 - 特許庁

In the case where the number of received data items is more than the number of data items for one cycle (S420:Yes), since it represents that the final data of the cycle are received, in the case where the CPU is not in the reset state (S422:No), the data receiving circuit clears the reset occurrence flag in S402.例文帳に追加

受信データ数が１周期分のデータ数以上の場合（Ｓ４２０：Ｙｅｓ）、周期の最後のデータを受信したことを表しているので、ＣＰＵがリセット状態ではない場合（Ｓ４２２：Ｎｏ）、データ受信回路はＳ４０２でリセット発生フラグをクリアする。 - 特許庁

To provide a reset control circuit and a reset control method which allows a reset operation to be properly performed, in particular, in abnormality in a system including a clock synchronizing circuit when a clock signal stops or the cycle is long in contrast with a reset response requested for the detection of an abnormal status.例文帳に追加

クロック同期回路を含むシステム、特に、異常時のリセット動作について、クロック信号が、停止している場合や、異常状態の検出に対して要求されるリセット応答に比してその周期が長い場合に適切にリセット動作を行うことができるリセット制御回路、及びリセット制御方法の提供を目的とする。 - 特許庁

To provide a reset control circuit and a reset control method for properly operating a reset operation in abnormality in a system including a clock synchronizing circuit when a clock signal stops, or the cycle is long in contrast with a reset response requested for the detection of an abnormal status.例文帳に追加

クロック同期回路を含むシステム、特に、異常時のリセット動作について、クロック信号が、停止している場合や、異常状態の検出に対して要求されるリセット応答に比してその周期が長い場合に適切にリセット動作を行うことができるリセット制御回路、及びリセット制御方法の提供を目的とする。 - 特許庁

A first counter 22 is reset every time the rotation detection signal S3 is asserted to measure a cycle of the rotation detection signal S3.例文帳に追加

第１カウンタ２２は、回転検出信号Ｓ３がアサートされるごとにリセットされ、回転検出信号Ｓ３の周期を測定する。 - 特許庁

The state of the state holding part 15 is reset just before the forward pulse is inputted to a delay line 14 for the forward pulse in the monitor cycle.例文帳に追加

状態保持部１５の状態は、モニタサイクルで、前進パルスが前進パルス用遅延線１４に入力される直前にリセットされる。 - 特許庁

A counter 81 is reset at a horizontal scanning cycle, and counts the number of bits more than that of a image data to be displayed on a display panel 10.例文帳に追加

カウンタ８１は、水平走査周期でリセットされ、表示パネル１０に表示する画像データのビット数よりも多いビット数をカウントする。 - 特許庁

To provide a 1/4 cycle delay clock generator normally operable even if a specific initial value is not set by obviating the need of a reset signal separately.例文帳に追加

リセット信号を別途に不要とし、特定の初期値がなくても正常に動作できる１／４周期遅延クロック発生器を提供する。 - 特許庁

While the CPU is not in the reset state (S412:No) but the reset occurrence flag is set (S416:Yes), since it represents that the reset state of the CPU is canceled but the data are not received to the end of a cycle, the data receiving circuit does not output the data to the CPU.例文帳に追加

ＣＰＵはリセット状態ではないが（Ｓ４１２：Ｎｏ）、リセット発生フラグがセットされている場合（Ｓ４１６：Ｙｅｓ）、ＣＰＵのリセット状態は解除されているが周期の最後までデータを受信していないことを表しているので、データ受信回路はＣＰＵにデータを出力しない。 - 特許庁

The programmable decoder 107 issues a reset signal to the n bit counter at a cycle q times the oscillator cycle based on the count of the n bit counter 106 and the CODEj the ROM circuit 104 outputs.例文帳に追加

プログラマブルデコーダー１０７は、ｎビットカウンター１０６のカウント値と、ＲＯＭ回路１０４が出力するＣＯＤＥｊとに基づいて、オシュレーター周期のｑ倍の周期で、ｎビットカウンターに対してリセットを発行する。 - 特許庁

Also, the output node of a charge circuit 108 is read out for coping with cross talk, and this is reset to a GND level for every cycle.例文帳に追加

また、主ビット線同士のクロストーク対策のために、チャージ回路１０８の出力節点を読み出し、これをサイクル毎にＧＮＤレベルにリセットするものである。 - 特許庁

If the watchdog timer T is not reset by the clock during the fixed cycle, it is confirmed that there is abnormality at some pat on the way to the I/O equipment.例文帳に追加

ウォッチドッグタイマＴが一定周期の間にそのクロックでリセットされないと、Ｉ／Ｏ機器に至るいずれかの部分で異常があることを確認する。 - 特許庁

Processing depending on a microcomputer (MC) such as judgment whether a register can be reset in one machine cycle or not, judgment whether the register can be reset at current timing or not and the inhibition/release of interruption is included in the register monitoring processing of the abnormality monitoring part 33b.例文帳に追加

なお、異常監視部３３のレジスタ監視処理には、１マシンサイクルで再設定可能か否かの判断，レジスタの再設定が可能なタイミングか否かの判断や割込の禁止，解除など、マイコンに依存した処理が含まれている。 - 特許庁

To prevent stop of motion of a refrigerating cycle due to displacement of a zero point of an electronic expansion valve and to prevent a problem leading to delay in starting the motion of the refrigerating cycle and time loss in accompany with a zero reset processing.例文帳に追加

電子膨張弁のゼロ点ズレによる冷凍サイクルの動作の停止を事前に回避するとともに、ゼロリセット処理を行うことに伴う冷凍サイクルの動作開始の遅れや時間的なロスを招く不具合を回避する。 - 特許庁

The memory includes a memory reset part 19 for clearing a memory 15 to store one cycle of the input signal to be compensated to freely reset signal information stored in the memory 15 in accordance with a state of the disk drive via a controller 20.例文帳に追加

入力される被補償信号の１周期分を記憶するメモリ１５を０クリアするメモリリセット部１９を備え、コントローラ２０を介してディスク装置の状態に応じてメモリ１５に記憶された信号情報のリセットを自在に行えるようにした。 - 特許庁

With a reset signal from an external reset circuit, a transfer setting circuit 51 initializes the CPU 10 and outputs a cycle/burst select signal for selecting burst transfer and a transfer start signal to a ROM option control circuit 52.例文帳に追加

外部リセット回路からのリセット信号に基づき、転送設定回路５１がＣＰＵ１０を初期状態にすると共にバースト転送を選択するためのサイクル／バースト選択信号及び転送スタート信号をＲＯＭオプション制御回路５２へ出力する。 - 特許庁

A memory reset unit 19 is disposed to clear a memory 15 for storing one cycle of a compensated signal to be input, and signal information stored in the memory 15 is freely reset according to the state of the disk device through a controller 20.例文帳に追加

入力される被補償信号の１周期分を記憶するメモリ１５を０クリアするメモリリセット部１９を備え、コントローラ２０を介してディスク装置の状態に応じてメモリ１５に記憶された信号情報のリセットを自在に行えるようにした。 - 特許庁

In a reset operation, a reverse bias voltage waveform with respect to the voltage waveform of reset pulses ϕT1, ϕT2..., ϕTn to be applied to the top gate terminal TG of the double-gate photosensor 10 is added, immediately after the processing cycle of the image reading operation.例文帳に追加

リセット動作において、ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧに印加されるリセットパルスφＴ１、φＴ２、…φＴｎの電圧波形に対する逆バイアス電圧波形を、上記画像読取動作の処理サイクルの直後に付加する。 - 特許庁

When the lens is not moved, reset operation is performed to drive the motor with high torque by feeding the pulse signal having larger amplitude and a shorter cycle than at the time of performing focusing operation.例文帳に追加

移動していない場合には、リセット動作を実行し、合焦動作時に対して大きな振幅でかつ短い周期のパルス信号を送ってモータを高トルクで駆動する。 - 特許庁

First and second count values (Lp, Rp) are obtained by counting the output pulse of the encoder and are reset to zero for every one cycle of the first and second driving sprockets.例文帳に追加

エンコーダの出力パルスをカウントして第１、２のカウント値（Ｌｐ、Ｒｐ）を得、これらは第１、２の駆動スプロケットが１周する毎に０にリセットするようにする。 - 特許庁

To assuredly detect a switch-on state even when the cycle of a periodical reset signal of a game control means is prolonged and prevent a disadvantage from being given to a player.例文帳に追加

遊技制御手段の定期リセット信号の周期が長くなっても、確実にスイッチのオンを検出することができ、遊技者に不利益が与えられることを防止する。 - 特許庁

A communication/timing control section 20 provides control such that in the first cycle the voltage comparison section 252 compares the reset component and the counter section 254 counts down, and in the second cycle the voltage comparison section 252 compares the signal component and the counter section 254 counts up.例文帳に追加

通信・タイミング制御部２０は、１回目は電圧比較部２５２でリセット成分を比較処理しカウンタ部２５４がダウンカウントする一方、２回目は電圧比較部２５２で信号成分を比較処理しカウンタ部２５４がアップカウントするように制御する。 - 特許庁

Each time the programmable decoder 107 outputs a reset signal, this memory controls the SRACT at an H level for the period 1/p times the OSC0 cycle to activate the RASB signal.例文帳に追加

プログラマブルデコーダー１０７がリセットを発行するごとに、ＯＳＣ０の周期の１／ｐ倍の期間だけＳＲＡＣＴをＨレベルに制御してＲＡＳＢ信号を活性化させる。 - 特許庁

An intermittent reset signal generating circuit 8 ORs a pseudo pulling detecting signal outputted by the area deciding circuit 9 and the carrier wave non-synchronizing detecting signal outputted by the carrier wave non-synchronizing detecting circuit 7 and makes the loop filter 4 generate a reset pulse in a fixed cycle.例文帳に追加

間欠リセット信号発生回路８は領域判定回路９により出力される疑似引き込み検出信号と搬送波非同期検出回路７により出力される搬送波非同期検出信号の論理和をとりループフィルタ４に一定周期でリセットパルスを発生させる。 - 特許庁

Then, the focal point evaluation value at each displacement point is acquired from the video signals of the fields where the count values of the counter to be incremented for each field of the video signal and to be reset at the cycle of the flickers coincide with each other.例文帳に追加

このとき、映像信号のフィールドごとにインクリメントされ、フリッカ周期でリセットされるカウンタのカウント値が一致するフィールドの映像信号から各変位点での焦点評価値を取得する。 - 特許庁

To read out data stably without reducing access speed and increasing circuit area by performing simultaneously bit line reset operation in a read-out cycle of a flash memory of a NOR type and read-out operation.例文帳に追加

ノアタイプのフラッシュメモリの読み出しサイクルにおけるビット線リセット動作を読み出し動作と並行して行い、アクセス速度の低下や回路面積の増大を招くことなく安定にデータを読み出す。 - 特許庁

The WD circuit 13 inputs a WD pulse inverting in a prescribed cycle from the control CPU 11, and outputs a reset signal to the control CPU 11 when the periodicity of the WD pulse collapses.例文帳に追加

ＷＤ回路１３は、制御ＣＰＵ１１より所定周期で反転するＷＤパルスを入力し、その周期性が崩れると制御ＣＰＵ１１に対してリセット信号を出力する。 - 特許庁

A command circuit I comprises a first counter 54 for updating the counter value in a cycle for updating of an internal clock output from an oscillation circuit 53 and a register 55 for storing the counter value of the first counter 54 when the signal level of a reset signal Re (or a fraudulence reset signal Re1) is transferred to a different state.例文帳に追加

指示回路Ｉは、発振回路５３が出力する内部クロックの更新周期毎にカウンタ値を更新する第１カウンタ５４と、リセット信号Ｒｅ（又は不正リセット信号Ｒｅ１）の信号レベルが異なる状態に遷移したときに第１カウンタ５４のカウンタ値を記憶するレジスタ５５を備える。 - 特許庁

At this time, a reset timing of the section 11d is shifted by only one cycle of a horizontal transfer operation between even numbered lines and odd numbered lines to make the information charges corresponding to color components of G always correspond to one picture element.例文帳に追加

このとき、偶数行と奇数行とで出力部１１ｄのリセットタイミングが水平転送動作の１周期分だけずらされ、Ｇの色成分に対応する情報電荷を常に１画素分に対応させる。 - 特許庁

The lighting on and off cycle in which power is turned on for one second and then turned off for one second is repeated for 5 times or more, and when the detection signal of the no-load detection circuit 14 shows installation of the fluorescent lamp, the non-volatile memory 15 is reset.例文帳に追加

１秒間オンし、その後１秒間オフする点滅サイクルを５回以上行い、無負荷検出回路１４の検出信号が蛍光ランプ装着時に、前記不揮発性メモリ１５をリセットする。 - 特許庁

The repetition cycle of reset pulses is turned to the integral multiple of the repetition cycle of the driving pulses of a horizontal CCD, pixel signals added successively, each time the drive pulses applied to the final electrode of the horizontal CCD are turned off are extracted out, computation is performed between the adjacent added pixel signals, thereby individual pixel signals are obtained.例文帳に追加

リセットパルスの繰り返し周期を水平ＣＣＤの駆動パルスの繰り返し周期の整数倍とし、水平ＣＣＤの最終電極に加える駆動パルスがオフになるごとに順次加算されてゆく画素信号を取り出し、隣接する加算された画素信号間で演算を行うことによって個々の画素信号を得る。 - 特許庁

By the pin layer reset circuit, the programmable signal for resetting the pin layer 44 is generated, and this programmable signal is adjustable in accordance with at least one among the signal magnitude, signal polarity, signal pulse duration and signal duty cycle.例文帳に追加

ピン層リセット回路は、ピン層４４をリセットするためにプログラム可能な信号を生成し、このプログラム可能な信号は、信号の大きさ、信号極性、信号パルス期間、及び信号デューティ・サイクルのうち少なくとも１つに従って調節され得る。 - 特許庁

The monitoring task reads the count value of each counter at a constant cycle, sets all counters to "0" when all of each count values are within a defined range and carries out an abnormality alarm or a system reset for the application when even one of each count values is out of the range.例文帳に追加

監視タスクは、各カウンタのカウント値を一定周期で読み取り、各カウント値の全てが定義された範囲内にあるときに各カウンタの全てを「０」にセットし、各カウント値の１つでも範囲外にあるときにアプリケーションの異常警報あるいはシステムリセットを行う。 - 特許庁

The measured values by the density measuring sensor 27 are sampled by using a sampling clock of a prescribed cycle, and then, in the case of extracting or calculating a central value out of the plurality of sampled measured values, the trigger patch TP is detected, and the sampling clock is reset whenever the trigger patch is detected.例文帳に追加

濃度測定センサ２７の測定値を、所定周期のサンプリングクロックを用いてサンプリングし、サンプリングした複数の測定値から代表値を抽出又は演算する際に、トリガ用パッチＴＰを検出し、当該パッチの検出毎にサンプリングクロックをリセットする。 - 特許庁

Plural control boards are connected to a data storing device via a data storing area management device, and each control board is provided with a watchdog to monitor in a fixed cycle the abnormality of a CPU or software and then to output a reset signal to the CPU when the abnormality is detected.例文帳に追加

複数の制御ボードとデータ保管装置とをデータ保管領域管理装置を介して接続し、各制御ボードには、ウォッチドッグを設けて一定周期でＣＰＵ、或いは、ソフトウェアの異常を監視し、異常を検出するとリセット信号をＣＰＵに出力する。 - 特許庁

When an internal circuit waveform of a semiconductor device is observed, a reset circuit 19 used to output a reset signal 21 for setting a pseudorandom pattern generator 12 to an initial value is added to the pattern generator 12 so as to correspond to a specific output, a cycle of a random pattern to be output is shortened, the time required for observing the waveform is shortened, and the failure analytical time is suppressed.例文帳に追加

半導体装置の内部回路波形を観測する際に、擬似ランダムパターン発生器１２に、特定の出力に対応して擬似ランダムパターン発生器１２を初期値にセットすることのできるリセット信号２１を出力するリセット回路１９を付加することにより、出力されるランダムパターンの周期が短縮され、波形観測に要する時間を短縮し、故障解析時間を抑制することができる。 - 特許庁