「system memory」に関連した英語例文の一覧と使い方(112ページ目) - Weblio英語例文検索

To solve a problem that a device for recording real-time data on a flash memory is not compatible with a system recording data via a file system because a means for continuing a writing operation when a write error occurs is unique and irrelevant to the file system.例文帳に追加

フラッシュメモリに対してリアルタイムデータを記録する機器において、書き込みエラーが発生したときに、書き込みを継続するための手段が、ファイルシステムとは無関係な独自形式であるため、ファイルシステムによりデータを記録するシステムには適合できない。 - 特許庁

In this semiconductor memory device, the group of the longest signal line 5 is constituted of twisted wiring system, and the signal line 5 of an intermediate length is constituted of shielded wiring system, while the group of the shortest signal line 5 is constituted of an independent wiring system.例文帳に追加

この半導体記憶装置では、最も長い信号線５のグループをツイスト配線方式で構成し、中間の長さの信号線５のグループをシールド配線方式で構成し、最も短い信号線５のグループを単独配線方式で構成する。 - 特許庁

To provide a computer system capable of securing more UMB(upper memory block) area in an UMB and avoiding a situation in which system operation becomes impossible due to UMB shortage, and to provide a storage area securing method used in the computer system.例文帳に追加

ＵＭＡ内のＵＭＢ領域をより多く確保することができ、ＵＭＢ不足によってシステム動作が不可能になるという事態を回避することができるコンピュータシステム及びコンピュータシステムに用いられる記憶領域確保方法を提供する。 - 特許庁

To guarantee the consistency of cache data based on a directory system in simple configuration without lowering the performance of a multiprocessor system concerning the system in which plural processors and a shared memory are mutually coupled and the respective processors locally have cache memories.例文帳に追加

本発明は、複数のプロセッサと共有メモリが相互に結合され、各々のプロセッサがキャッシュメモリをローカルに持つマルチプロセッサシステムにおいて、ディレクトリ方式によるキャッシュデータの一貫性を、システムのパフォーマンスを下げることなく、簡易な構成で保証する。 - 特許庁

In the image display apparatus, a system composed of a general-purpose operation system and a general-purpose Window system includes a control process which controls drawing timing so as to display an image on a memory display device by a GUI (graphical user interface) application.例文帳に追加

汎用のオペレーションシステムと汎用のウインドウシステムとから構成されたシステムに、ＧＵＩ形式のアプリケーションにてメモリ性表示デバイスへの表示が行われるように描画タイミングを管理するための管理プロセスを備えた画像表示装置。 - 特許庁

This system and the method allows for the memory location 201 (typically the system event register 409) present in the processor 401 to be accessed according to the endian selection for the operating system (OS) accessible bit.例文帳に追加

オペレーティングシステム（ＯＳ）によりアクセスすることが可能なエンディアン選択用のビット(513)に応じて、プロセッサ(401)内に存在するメモリロケーション(201)（典型的にはシステムイベントレジスタ(409)）にビッグエンディアンモード又はリトルエンディアンモードでアクセスすることを可能にするシステム及び方法。 - 特許庁

To make a buffer memory (conventionally required) unnecessary in a data transfer interface, to easily apply a clock generator as an operating clock in the system, and to enhance system performance in the case of using a spread spectrum clock for operations of the respective circuit parts in a system.例文帳に追加

スペクトル拡散クロックをシステム内の各回路部の動作に用いる際にデータ転送インタフェースにおいてバッファメモリ（従来必要とした）を不要にし、容易にシステム内の動作クロックとして適用でき、システムの高パフォーマンス化を可能にする。 - 特許庁

An auxiliary memory 32 for temporarily storing data B1 that are reproduced immediately before recording when externally inputted recording data C1 after reproducing the selected data B1 and a memory arrangement substitution circuit 31 for changing data arrangement in the memory 30 and moving the reproduction order of recorded data C1 next to the data B1 being stored by the auxiliary memory 32 are connected to the system control circuit 3.例文帳に追加

システム制御回路3には、選択されたデータＢ１を再生後、外部入力されたデータＣ１を記録する際に、記録直前に再生されたデータＢ１の情報を一旦記憶する補助メモリ32と、メモリ30内のデータ配列を替え、該記録されたデータＣ１の再生順番を補助メモリ32が記憶したデータＢ１の次に移動させるメモリ配列置換回路31とが接続されている。 - 特許庁

In the programming method, the memory cells belonging to each layer of a YZ plane are programmed to multi-bit data by a shadow program system and when the memory cell in N-th layer (where N is 1 or constant number larger than 1) of the YZ plane is programmed, remaining memory cells of an XZ plane corresponding to the N-th layer are programmed before memory cells of other layers of the YZ plane are programmed.例文帳に追加

本発明のプログラム方法によると、シャドープログラム方式によってＹＺ平面の各層に属したメモリセルがマルチビットデータにプログラムされ、ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる場合、ＹＺ平面の他層のメモリセルがプログラムされる前にＮ番目の層に対応するＸＺ平面の残りのメモリセルがプログラムされる。 - 特許庁

The information processor 1 can be constituted by easily adding a sub-processor 8 without breaking down the structure comprised of a main processor 2 and a memory controller 4 connected via a main processor system bus 3, namely, without breaking down the existing general-purpose structure by connecting the sub-processor 8 between the memory controller 4 and a memory 10 via a memory bus bridge 6.例文帳に追加

情報処理装置１では、メモリコントローラ４とメモリ１０との間にメモリバスブリッジ６を介してサブプロセッサ８を接続するようにしたことにより、メインプロセッサシステムバス３を介して接続されるメインプロセッサ２とメモリコントローラ４とからなる構成をくずさずに、すなわち既存の汎用的な構成をくずさずに容易にサブプロセッサ８を追加して構成することができる。 - 特許庁

A phase of the method includes a step where the set of first contents is written to a first physical subunit of a memory unit and a step where the set of second contents is written to a second physical subunit of the memory unit after the set of the first contents is written to the first physical subunit, as a method for executing writing operations in a nonvolatile memory system having the memory unit.例文帳に追加

本発明の１つの局面によると、メモリユニットを有する不揮発性メモリシステムで書き込み操作を実行するための方法は、メモリユニットの第１の物理サブユニットに第１のコンテンツのセットを書き込むステップと、第１のコンテンツのセットが第１の物理サブユニットに書き込まれた後に、メモリユニットの第２の物理サブユニットに第２のコンテンツのセットを書き込むステップとを含む。 - 特許庁

This multiprocessor system 100 equipped with a memory 4 shared by a plurality of processors 10 to 13 is provided with an access authority information storage means 21 for holding information relating to the access authority of each processor for predetermined regions 40 to 43 of the memory 4 and a memory management means 20 for managing access to the memory 4 by each processor based on information relating to access authority.例文帳に追加

複数のプロセッサ１０〜１３が共有するメモリ４を備えるマルチプロセッサシステム１００は、メモリ４の所定領域４０〜４３に対する各プロセッサのアクセス権限に関する情報を保持するアクセス権限情報保持手段２１とアクセス権限に関する情報に基づいて各プロセッサによるメモリ４へのアクセスを管理するメモリ管理手段２０とを備える。 - 特許庁

In the image forming apparatus including: an image memory controller 65 for generating system information denoting a state of the image forming apparatus as image data; and an image memory 66 for storing the image data, the image memory controller attaches the image data denoting the state of the image forming apparatus produced after the image data are generated to the image data stored in the image memory 66.例文帳に追加

画像形成装置の状態を示すシステム情報を画像データとして生成する画像メモリコントローラ６５と、画像データを蓄積する画像メモリ６６とを有する画像形成装置であって、画像メモリ６６に蓄積された画像データに対して、画像データを生成した後に発生した画像形成装置の状態を示す画像データを画像メモリコントローラが付け加える。 - 特許庁

The memory control unit 10 starts a memory identification sequence in a CPU 16 and executes a plurality of ID read modes corresponding to each of a plurality of types of F-ROMs, thus recognizing a flash memory coping with the unit 10, and selecting a command system corresponding to the flash memory, and hence reducing costs and a substrate area and then development man-hours and development delivery.例文帳に追加

メモリ制御装置10は、CPU 16においてメモリ識別シーケンスを起動して、複数種類のF-ROMのそれぞれに対応する複数のID読み出しモードを実行することにより、本装置10に対応可能なフラッシュメモリを認識して、このフラッシュメモリに対応するコマンド体系を選択することができ、コスト低減および基板面積縮小、ならびに開発工数および開発納期の削減を実現する。 - 特許庁

That is, according to specifications of the recorder or a recording mode of the recorder, a buffer which temporarily stores intermediate data generated by image-processing executed by the system LSI is selectively assigned to the first memory RAM 301 or second memory RAM 302.例文帳に追加

即ち、記録装置の仕様或いは記録装置の記録モードに従って、システムＬＳＩが実行する画像処理によって生成される中間データを一時的に格納するバッファを第１或いは第２のメモリに選択的に割当てる。 - 特許庁

To eliminate a vacant space formed when an open bit line system is adopted and a construction wherein sense amplifiers are arranged concentrically is employed, in a semiconductor memory device, in which a memory cell is integrated so as to have a high density (256 Mbit).例文帳に追加

メモリセルを高密度（２５６Ｍｂｉｔ）に集積化した半導体メモリ装置において、オープンビット線方式を採用すると共に、センスアンプを集中的に配置する構成を採った場合に生じる空きスペースを無くすことである。 - 特許庁

The number of memories for double speed conversion can be reduced and the circuit scale can be reduced, without needing as many as four systems of memories for double-speed conversion by using the mass image memory 1 and a video processing circuit system, using a buffer memory.例文帳に追加

大容量画像メモリ1とバッファメモリを用いた映像処理回路系とによって、倍速変換用メモリを４系統も必要とせず、倍速変換用メモリの個数削減と、回路規模の縮小を実現することができる。 - 特許庁

To provide a display apparatus with low power consumption and a method of driving the apparatus by which an image signal memory can be refreshed and an image can be updated without inducing flicker in a display apparatus employing a memory built-in pixel system with a single channel transistor configuration.例文帳に追加

単チャネルトランジスタ構成のメモリ内蔵画素方式の表示装置において、フリッカを起こさずに、画像信号メモリのリフレッシュと画像の更新を行うことができ、低消費電力の表示装置及びその駆動方法 - 特許庁

The data backup system for the in-vehicle device uses a center server 3 connected to the in-vehicle device 6 in a bidirectional data communicative manner for backing up backed-up data recorded in a main memory 13 and a backup memory 14 of the in-vehicle device.例文帳に追加

車載器６に双方向データ通信可能に接続されたセンタサーバ３により、この車載器の主メモリ１３およびバックアップメモリ１４に記録されている被バックアップデータをバックアップする車載器データのバックアップシステムである。 - 特許庁

To provide a semiconductor memory which permits high speed write-in cycle for a memory cell without requiring a standby time for shift decoding operation in accordance with a defective address is decided even if a data line shift system is used for relieving defect.例文帳に追加

不良救済にデータ線シフト方式を用いたとしても、不良アドレスに応じたシフトデコード動作が確定するまでの待ち時間を要することなく、メモリセルへの高速書き込みサイクルを可能にした半導体記憶装置を提供する。 - 特許庁

To provide data transfer method and system capable of efficiently transferring data stored in a redundant memory means to the other memory means while securing the throughput of communication service based on control data processing for normal communication.例文帳に追加

通常の通信用の制御データ処理による通信サービスの処理量を確保しつつ、冗長化された１つのメモリ手段内のデータを他のメモリ手段に効率良く転送するデータ転送方法およびシステムを提供する。 - 特許庁

To provide a bookmark management system and a portable communication terminal capable of saving memory capacity and reducing a load for a processing in use of a bookmark in the portable communication terminal such as a cellular telephone with small memory capacity.例文帳に追加

メモリ容量が少ない携帯電話機のような携帯通信端末におけるブックマークの利用に対し、メモリ容量を節約でき、処理に係る負荷を低減できるブックマーク管理システム及び携帯通信端末を提供する。 - 特許庁

In a storage device equipped with an NVRAM 12 and a card type memory 11, the above subject is solved by having constituted so as to memorize system data to be memorized after power disconnection distributedly in the NVRAM 12 and the card type memory 11.例文帳に追加

ＮＶRＡM１２とカード型メモリ１１を備えた記憶装置において、電源断後も記憶すべきシステムデータを、ＮＶRＡM１２及びカード型メモリ１１に分散して記憶するように構成したことにより上記課題を解決する。 - 特許庁

If the received data are not facsimile data, a memory monitor part 26 confirms the capacity of the data, and when the data cannot be stored in a memory 25, it is confirmed whether the present mode of this system is a warning mode.例文帳に追加

受信したデータがファクシミリデータでなければ、メモリ監視部２６においてそのデータの容量を確認し、メモリ２５に前記データを格納できない場合には、本装置の現在のモードが警告モードであるかどうかを確認する。 - 特許庁

In a digital system having a microprocessor 100, a cache 120 and the various kinds of memories and devices (140a to 140n), a physical address attribute memory(PAAM) 130 generates a signal for controlling a cash memory mode of a fixed map.例文帳に追加

マイクロプロセッサ１００と、キャッシュ１２０と、種々のメモリ及びデバイス（１４０ａ〜１４０ｎ）とを有するディジタル・システムにおいて、物理アドレス属性メモリ（ＰＡＡＭ）１３０によりマップ一定のキャッシュ・メモリ・モードを制御する信号を発生する。 - 特許庁

A system control circuit 17 controls memory I/F 21 and records image data and sound data which show sound inputted to the portable telephone, are transmitted from the portable telephone set and received by the radio transmission/reception part 24 in a memory card 23.例文帳に追加

シスコン１７はメモリＩ／Ｆ２１を制御し、画像データと、携帯電話に入力された音声を示すデータであって該携帯電話から送信されて無線送受信部２４で受信された該音声データとを、メモリカード２３に記録させる。 - 特許庁

The memory control system controls the capacity of the packet memory occupied by its own reception port to be restored to the threshold value A from the threshold value B on the condition that the count of the reception block counter 7 is lower than a threshold value C smaller than the threshold value B.例文帳に追加

その後、受信ブロックカウンタ７のカウンタ値が閾値Ｂより小さい値である閾値Ｃを下回った事を条件として、自受信ポートが占有できるパケットメモリの容量を閾値Ｂから閾値Ａに戻すように制御する。 - 特許庁

To provide a cache memory test system for performing the combined execution of cache coherence maintenance operations and the memory sequential property verification of access results by making a plurality of processors asynchronously perform continuous access to one and the same address and, one and the same cache line.例文帳に追加

複数のプロセッサが同一アドレス、および同一キャッシュラインに対し、非同期に連続アクセスを行うことで、キャッシュコヒーレンシ維持動作、アクセス結果のメモリ順序性検証を複合的に実施するキャッシュメモリ試験システムを提供する。 - 特許庁

To provide a memory control device capable of reducing power consumption even when receiving intermittently transferred data or when intermittently transferring data, an information processing system equipped with it, and a memory control method.例文帳に追加

データが断続的に転送される、または、データを断続的に転送する場合であっても、消費電力の低減を図ることができるメモリ制御装置およびそれを備えた情報処理システム並びにメモリ制御方法を提供する。 - 特許庁

To allow data read-write from a wireless device for a memory card always and normally even after a terminal device has written data into the memory card, in a relay device or a storage device composing a storage system.例文帳に追加

記憶システムを構成する中継装置或いは記憶装置において、端末装置がメモリカードにデータを書き込んだ後も、このメモリカードに対する無線装置からのデータの読み書きを常に正常に行なえるようにすること。 - 特許庁

To improve the throughput of a system by increasing a CPU operable time when data is transferred between a high-speed memory and a low-speed device and even when data is transferred between low-speed devices in a data processing using a CPU and a DMA (direct memory access).例文帳に追加

ＣＰＵとＤＭＡを用いたデータ処理装置において、高速メモリと低速デバイス間のデータ転送時や低速バスデバイス同士のデータ転送時にもＣＰＵの動作可能な時間を増やしシステムの処理能力を向上させる。 - 特許庁

When the cache memory is abnormal, write access to each of the volumes 6A and 6B is processed in the preliminarily selected system between a write-through method shown in figure (b) and a non-redundant memory type write-after method as shown in figure (c).例文帳に追加

キャッシュメモリに異常が生じた場合は、図１（ｂ）に示すライトスルー方式または図１（ｃ）に示す非冗長記憶型ライトアフター方式のうち、事前に選択されている方式で、各ボリューム６Ａ，６Ｂへのライトアクセスを処理する。 - 特許庁

To provide a memory system and a retrieval method for checking at a high speed whether or not the data with a specific value is included in a string of data which is stored by being arranged in an ascending order or descending order in a memory in response to the value.例文帳に追加

その値に応じて、メモリ内に昇順または降順に並べて格納されたデータ列の中に、特定の値のデータが含まれているかどうかを高速に検索することができるメモリシステムおよび検索方法を提供する。 - 特許庁

To impart a disk device which is utilizable as an external memory of a computer system have low cost and sufficient storage capacity, compactness characteristic which is advantageous for an IC memory card, light weight, low power consumption, and mechanical impact resistance.例文帳に追加

コンピュータシステムの外部メモリとして利用可能なディスク装置に関し、低コストで十分な記憶容量を有し、ICメモリカードの利点であるコンパクト性、軽量性、低消費電力および耐機械衝撃性を持たせることを目的とする。 - 特許庁

Whether or not the cycle is a memory read cycle is detected and when the relation between the clock of the system side and the clock of the high-speed processor side is specific in the memory read cycle, a burst ready signal is quickened in phase and outputted to a processor.例文帳に追加

メモリリードサイクルか否かを検出し、メモリリードサイクルの場合であってシステム側のクロックと高速処理装置側のクロックとの関係が所定の場合には、バーストレディの信号の位相を早めてプロセッサ３に出力する。 - 特許庁

To provide a memory controller, a nonvolatile storage device and a nonvolatile storage system, for avoiding data loss by promoting refresh execution even in a non-power supply state corresponding to the dynamic change of the data storage period of a nonvolatile memory.例文帳に追加

不揮発性メモリの動的なデータ保持期間の変化に対応し、無電源状態であってもリフレッシュ実行を促しデータ消失を回避できるメモリコントローラ、不揮発性記憶装置及び不揮発性記憶システムを提供する。 - 特許庁

To obtain a nonvolatile semiconductor memory device and its control method, a nonvolatile semiconductor memory device system and its control method in which a lifetime being same as that of a magnetic disk device is realized and high reliability can be secured.例文帳に追加

磁気ディスク装置と同等の寿命を実現し、また高い信頼性を確保することが可能な不揮発性半導体メモリ装置及びその制御方法、不揮発性半導体メモリ装置システム及びその制御方法を得る。 - 特許庁

When the actual memory address and the target memory address are different, the system adjusts each internal pointer within the file (104) by an offset value so that the internal pointers point to intended locations in the file (104).例文帳に追加

実際のメモリアドレスおよびターゲットメモリアドレスが異なる場合、本システムはオフセット値を生成し、オフセット値によってファイル（１０４）内のそれぞれの内部ポインタを調整し、内部ポインタがファイル（１０４）内の意図する位置を示すことを可能にする。 - 特許庁

To accelerate substantial transfer rate in the case of performing data transfer from a memory to a memory on independent and different system buses by relieving a CPU burden to set a transfer destination address and a transfer origin address, etc. in a bus bridge.例文帳に追加

転送先アドレスや転送元アドレスなどをバスブリッジに設定するためのＣＰＵ負担を軽減することで、独立した異なるシステムバス上のメモリからメモリにデータ転送する際の実質的な転送速度を高速化する。 - 特許庁

To reduce a processing step in a digital signal processor(DSP) for forming system switching processing of acoustic signal data by mapping the acoustic signal data to the external memory of the DSP by systems and arbitrarily performing write and read to the memory.例文帳に追加

ＤＳＰの外付けメモリに対して、音響信号データを系統別にマッピングし、メモリへの書込みと読み出しを任意に行うことで、音響信号データの系統切換処理を形成するＤＳＰ内の処理ステップを削減する。 - 特許庁

This data processing system has: a computer executing the program; and the storage device having the cache memory storing data transmitted by execution of the program and a disk device for storing the data stored in the cache memory.例文帳に追加

プログラムを実行する計算機と、前記プログラムの実行により送られたデータを格納するキャッシュメモリと該キャッシュメモリに格納されたデータを格納するためのディスク装置とを有する記憶装置とを備えたデータ処理システムを用いる。 - 特許庁

To provide a video processor which widens the application field of a video window system and has better operability by recording a video signal in a temporary memory by a plurality of pictures and operating the contents of the memory as specified.例文帳に追加

ビデオ信号を複数画面分一旦メモリに記録しておき、このメモリの内容に対して所定の操作を加えることにより、映像ウィンドウシステムの応用分野を広げ、かつ、より良い操作性を有する映像処理装置を提供する。 - 特許庁

The connector 14a is electrically connected to the bus of the host system, and the memory controller 3 controls accessing to the flash memory 2 based on a write instruction or a read instruction imparted from the bus through the connector 14a.例文帳に追加

コネクタ１４ａは、ホストシステムの持つバスに電気的に接続され、コネクタ１４ａを介してそのバスから与えられる書込み命令若しくは読出し命令に基づいてメモリコントローラ３がフラッシュメモリ２に対するアクセスを制御する。 - 特許庁

A multiprocessor system 10 includes a data streaming unit 2000, which is connected between processor cores 200 and an external memory 500 and is set to obtain data from the external memory 500 in advance for use by the multiple processor cores 200.例文帳に追加

マルチプロセッサシステム１０は、プロセッサコア２００と外部メモリ５００間を接続し、多重のプロセッサコア２００による使用のため、データを外部メモリ５００から事前に取得するように設定された、データストリーミングユニット２０００を含む。 - 特許庁

In the system LSI carrying the large-scale logic circuit and the memory, the on-chip first memory allows error correction according to the error correction code, so that soft error resistance to the stored information can be improved.例文帳に追加

大規模論理回路とメモリを搭載した所謂システムＬＳＩにおいて、オンチップの第１メモリは誤り訂正コードによる誤り訂正が可能にされるから、その記憶情報に対しするソフトエラー耐性を向上させることができる。 - 特許庁