予備ゲート論理は標準のセル論理よりも少ない論理ゲートからなるので、標準セルＡＳＩＣアレイに伴う生産の経済性が可能になり、最上位金属レベルしか変更不要なので、経済的かつ迅速に論理エラーを修理し、論理機能性の変更を実現できる。例文帳に追加

As the auxiliary gate logic is composed of logic gates smaller than the standard cell logics, production economy following a standard cell ASIC array is possible, and as only an uppermost metal level is unrequired for changing, it is possible to repair economically and promptly logic errors and to realize changes of logic functionality. - 特許庁

波カッコを付けることにより可読性が向上し、新しく行を追加した際に論理的なエラーが紛れこむ可能性が減少します。例文帳に追加

Having them increases readability and decreases the likelihood of logic errors being introduced when new lines are added.発音を聞く  - PEAR

電気的にプログラム可能な不揮発性メモリと高性能論理回路網とを同じ半導体チップにおいて集積する集積回路を製造する方法例文帳に追加

METHOD FOR MANUFACTURING INTEGRATED CIRCUIT INTEGRATING ELECTRICALLY PROGRAMMABLE NONVOLATILE MEMORY AND HIGH PERFORMANCE LOGIC CIRCUIT NET IN IDENTICAL SEMICONDUCTOR CHIP - 特許庁

有限状態オートマトン(FSA)は,計算可能性理論,および正則表現やディジタル論理設計などいくつかの実際的な適用に使われる．例文帳に追加

FSAs are used in computability theory and in some practical applications such as regular expressions and digital logic design.発音を聞く  - コンピューター用語辞典

三次元構造データを用いることに基づいてホスホランバン不活性化剤のデザインを可能にする論理的ドラッグデザインを構築する。例文帳に追加

A logical drug design for enabling the design of the phopholamban deactivator is constructed, based on the use of the three-dimensional structure data. - 特許庁

データの論理的順序は、容易に認識可能であり関連性基準から独立した、ユーザフレンドリな順序とする。例文帳に追加

The logical order of data is set to be a user friendly order which is easily recognized and also independent from the references of relevance. - 特許庁

回路面積をさらに小型化しつつ、付加機能として動的再構成性を持たせることができる再構成可能な論理回路を提供する。例文帳に追加

To provide a reconfigurable logic circuit having dynamic reconfigurability as an additional function while having a further compact circuit area. - 特許庁

論理回路の冗長性を排除することで、面積効率を高めることが可能なプログラマブル論理回路装置およびその回路決定方法を提供することを目的とする。例文帳に追加

To provide a programmable logic circuit device capable of improving area efficiency by removing redundancy of a logic circuit and to provide a circuit deciding method of the device. - 特許庁

ネットワークを介して複数の論理プリンタと通信可能で、複数の論理プリンタに対する出力制御機能を備える情報処理装置であって、複数の論理プリンタのうち所定の論理プリンタの属性をユーザ指定の条件属性と比較し該比較に基づいて仮想プリンタを自動的に作成する。例文帳に追加

This information processor communicatively connected through a network to a plurality of logical printers and equipped with an output control function for those plurality of logical printers is configured to compare the attributes of a predetermined logical printer among the plurality of logical printers with user-designated conditional attributes and automatically prepare the virtual printer on the basis of the comparison. - 特許庁

このように、低電圧動作の論理回路の出力及びその論理的反転出力をゲート接地回路を介して各交差ラッチに導くことにより、各交差ラッチを構成する２つのＦＥＴを相補入力によって駆動することが可能となり、交差ラッチの利得特性を高めることが可能となる。例文帳に追加

Leading an output of the logic circuit operated at a low voltage and its inverted logic output to each latch via a common gate circuit can drive two FETs configuring each latch by complementary inputs so as to enhance the gain characteristic of each latch. - 特許庁

本発明は、仕様変更可能性、性能、及び消費電力が異なる複数のモジュールを搭載し最適な処理の割当てを可能にすると共に、信号伝送路における転送量が比較的少ない論理再構成可能な集積回路を提供することを目的とする。例文帳に追加

To provide an integrated circuit which is mounted with a plurality of modules with different specification revision possibility, performance and power consumption, realizes assignment of optimum processing and is logically reconfigured with a comparatively small amount of transfer in a signal transmission line. - 特許庁

現在, 充足性(SAT)問題に関する活動的な研究領域は, 充足可能な論理積正規形(CNF)の式の解を見いだすための効果的なアルゴリズムを設計することである.例文帳に追加

Presently, an active area of research on satisfiability (SAT) problem is to design efficient algorithms to find a solution for a satisfiable conjunctive normal form (CNF) formula.発音を聞く  - コンピューター用語辞典

電子商取引等の実装においては、２４時間取引きの可能性があり、クライアント、サーバ型ＡＰの論理的なバージョンアップを動的にプログラムの停止をせずに行う技術についてのさらなる効率化が必要である。例文帳に追加

To further improve the efficiency concerning a technology for dynamically performing the logical version-up of a client/server type AP without stopping a program when there is a possibility of 24-hours transaction for electronic commercial transaction or the like. - 特許庁

低電圧で操作することができ、標準的なCMOS論理製造技術に匹敵するプロセスを用いて製造することができる電気的にプログラム可能な不揮発性メモリを形成する。例文帳に追加

To form an electrically programmable nonvolatile memory that can be operated under a low voltage and can be manufactured by using a program comparable to a standard CMOS logic manufacturing technique. - 特許庁

論理的・物理的規模の増大を最小限とし、既存のＣＰＵと互換性を維持しつつ、メモリ上の任意のアドレスのデータのビットの状態を判定して、分岐及びサブルーチン分岐を可能にする。例文帳に追加

To achieve branching and subroutine branching by minimizing an increase in logical/physical scales, maintaining compatibility with existing CPUs, and determining the state of the bits of data at an arbitrary address in a memory. - 特許庁

周辺機器について、コネクタによってホスト機器に物理的に接続された際に、誤ったインターフェースを用いた論理的な接続が形成される可能性を低減する技術を提供する。例文帳に追加

To provide technology reducing a possibility of forming a logical connection using a wrong interface when a peripheral device is physically connected to a host device with a connector. - 特許庁

本発明により保護すべき技術的問題は、論理エンティティに構成された情報を記憶するように設計され且つメモリマネージャにより管理される電気的に消去可能な不揮発性メモリを備えた電子部品を提供することにある。例文帳に追加

To provide an electronic part having an electrically erasable nonvolatile memory, designed to store information constituted in a logical entity, and managed by a memory manager. - 特許庁

連動装置全体の冗長性及び信頼性を確保しつつ、連動論理部が実行可能である列車制御範囲を動的に制御し、且つ制御対象及び情報の排他制御を安全に実行する機能を提供する。例文帳に追加

To provide a function capable of dynamically controlling the train control range to be executed by interlocking logical units, and safely executing the exclusive control of an object to be controlled and information while ensuring the redundancy and the reliability of the entire interlocking device. - 特許庁

プログラム可能な汎用論理回路に対するアクセスの正当性を継続的に監視する技術において、正当なアクセスを模倣する困難性を高めてセキュリティを向上させる。例文帳に追加

To improve security by enhancing difficulty for impersonating legitimate access, in a technology for continuously monitoring the authenticity of access to a programmable general-purpose logic circuit. - 特許庁

物理的に接続されているレイヤ３のＩＰネットワークを、論理的にレイヤ３のレベルで分割運用可能にするレイヤ３ネットワーク分割伝送装置に関し、安価で保守管理が容易で利便性の高いレイヤ３ネットワーク分割運用を可能にする。例文帳に追加

To provide a division transmission apparatus in a layer 3 network which can dividedly operate a physically connected layer 3 IP network at a logical level of a layer 3 and which is low-cost, easily maintained and user-friendly. - 特許庁

属性間の論理的な関係に基づく分類器で、高い分類精度を持つものを学習することを可能にする、データ分類方法、データ分類装置及びデータ分類プログラムを格納した記憶媒体を提供する。例文帳に追加

To provide a data classifying method and a data classifying device capable of learning a classifier with high classifying precision based on the logical relation of attributes, and to provide a storage medium with a data classifying program stored. - 特許庁

マルチサイクル信号などのタイミング例外信号の伝搬を制御する制御信号が導入されている論理回路においても、スタティックハザードが発生する可能性があるか否かを自動的にチェックできるようにする。例文帳に追加

To provide a static hazard detection device, static hazard detection method and program capable of automatically checking whether a static hazard can occur even in a logic circuit whereinto a control signal for controlling propagation of a timing exception signal such as a multi-cycle signal is introduced. - 特許庁

情報記録媒体の取り出しの処理時間を短縮すると共に、再生専用情報記録媒体と論理的な互換性を保つことを可能とした情報記録装置を提供する。例文帳に追加

To provide an information recording apparatus capable of shortening a processing time for unloading an information recording medium and keeping the logical compatibility with an information recording medium exclusive for reproduction. - 特許庁

スラットルーフまたは折畳ルーフを、簡単且つ論理的で明確な態様で、多様な開閉可能性を実現でき、簡単に衝突防止が実現できるようにする。例文帳に追加

To attain a slat roof or a folding roof having a simple, logical, and clear mode, capable of being opened or closed in a variety of ways, and preventing generation of collision easily. - 特許庁

工程の実行を行うユニット制御部の他に製造手順の論理的実行順序から次に実行される可能性のあるユニット制御部にも実行予定情報として送達し格納しておく。例文帳に追加

In addition to the unit control part which performs the process, the information is transmitted as implementation schedule information to and stored in a unit control part to possibly be implemented from the logical implementation order of the manufacture procedure. - 特許庁

論理検証における検証網羅性を向上させることが可能なテストデータ生成プログラム、テストデータ生成装置及びテストデータ生成方法を提供することを目的とする。例文帳に追加

To provide a test data generating program, a test data generating device, and a test data generating method, capable of improving exhaustiveness in validation for logic verification. - 特許庁

再プログラム可能不揮発性メモリに比較して相対的に少ないランダムアクセスメモリ（ＲＡＭ）を有する構成に対処するため、及び該再プログラム可能不揮発性メモリへのアクセスを改善するためにメモリ制御論理が提供される。例文帳に追加

Memory control logic is provided so as to cope with a structure having less random access memory (RAM) relatively compared with reprogrammable nonvolatile memory and improve access to the reprogrammable nonvolatile memory. - 特許庁

不揮発性記憶装置は、メモリアレイと制御回路を有し、メモリアレイは、電気的に閾値電圧を変更可能にされる複数のメモリトランジスタを有し、制御回路は、閾値電圧の変更によって１個のメモリセルトランジスタに４値以上の論理値を記憶可能とする。例文帳に追加

A nonvolatile storage apparatus has a memory array and a control circuit, the memory array has a plurality of memory transistors of which the threshold voltages can be changed electrically, the control circuit makes one memory transistor be able to store a logic value of a quaternary or more by the change of the threshold voltage. - 特許庁

メモリ・セル電圧（Ｖｃｅｌｌ）と論理回路電圧（Ｖｄｄ）が許容可能な動作範囲内にないときにメモリ・セルへのアクセスをイネーブルするワード線信号をアサートすることを禁止することにより、メモリ・セル電圧と論理回路電圧との間の相対的な変動から生じる不安定性と書込み性問題を減少させる。例文帳に追加

Instability and writability problems arising from relative variations between memory cell voltage and logic voltage are reduced by inhibiting assertion of word line signals that enable accesses to the memory cells when the memory cell voltage (Vcell) and the logic circuit voltage (Vdd) are not within an acceptable operating range. - 特許庁

メモリマネージャにより管理される論理エンティティに構成された情報を記憶するための電気的に消去可能な不揮発性メモリであって、より詳しくは、前記情報を消去することを目的とするページにセグメント化されているメモリを備えた電子部品。例文帳に追加

This electronic part has the electrically erasable nonvolatile memory for storing the information constituted in the logical entity managed by the memory manager, in more details, the memory segmented in a page aiming to erase the information. - 特許庁

ファイルシステムの論理的構造に依存せずに高速にデータの複製を行うことができ、フラッシュＲＯＭの書き換え寿命を縮める可能性を少なくする記録媒体複製装置及び記録媒体複製方法を提供することを目的とする。例文帳に追加

To provide a recording medium reproduction device and method for quickly reproducing data without depending on the logical structure of a file system, and for reducing possibility that the rewrite life of a flash ROM is reduced. - 特許庁

メモリ・セルが動作する電圧とメモリ・セルをアクセスする論理回路素子が動作する電圧との間の相対的な変動から生じる不安定性と書込み性問題を減少させるシステムは、電圧が許容可能な動作範囲内にないときにメモリ・アクセスを禁止する。例文帳に追加

The system for reducing instability and writability problems arising from relative variations between voltages at which memory cells and logic components that access the memory cells operate prohibits memory accesses when the voltages are not within an acceptable operating range. - 特許庁

具体的には、ＨＤＤへの書込み開始のときにはどの領域に書き込むかを表すフラグを所定の不揮発性メモリにセットし、書込み終了時にはそのフラグをリセットするとともに、起動時にそのフラグをチェックすることでどの領域に論理エラーの可能性があるかを判断する。例文帳に追加

Concretely speaking, which region has a possibility of a logical error is determined by setting in a specified nonvolatile storage, a flag representing a region of an HDD in which writing is to be performed when the writing in the HDD is started, resetting the flag when the writing finishes, and checking the flag when starting is performed. - 特許庁

発振器信号１０３の位相跳躍を必要とせずに、ミキサーセル１００における論理的合成またはデジタルリンクを用いることにより、ミキサー出力信号１０７の極性が符号信号１０５によって反転されることが可能になる。例文帳に追加

The polarity of a mixer output signal 107 is inverted with a code signal 105 by employing logical composition or digital linking of a mixer cell 100 without requiring a phase jump of an oscillator signal 103. - 特許庁

発生確率付与部９により、新しい診断値を使用し、とりうる可能性のある故障の論理的組合せの発生確率を考慮するのでディープサブミクロンＬＳＩ回路の実動作がより良く反映され、診断の分解能の向上に役立つ。例文帳に追加

The actual operation of the deep submicron LSI circuit is properly reflected to enhance the resolution of the diagnosis; since a new diagnostic value is used and the generation probability of logical combination in probable failures is taken into consideration by the generation probability imparting part 9. - 特許庁

既存のソースプログラムそのものの論理的な変更をともなわず、大域変数のグループ化が可能であり、煩雑な構造体メンバ参照コードの記述を要せず、プログラムのコードサイズ低減と実行性能向上を実現できる。例文帳に追加

Grouping of global variables is possible without accompanying logical change of the existing source program itself, no description of a complicated structure member reference code is required, reduction of code size of a program and enhancement of practicability is realized. - 特許庁

発生確率付与部９により、新しい診断値を使用し、とりうる可能性のある故障の論理的組合せの発生確率を考慮するのでディープサブミクロンＬＳＩ回路の実動作がより良く反映され、診断の分解能の向上に役立つ。例文帳に追加

The actual operation of the deep submicron LSI circuit is properly reflected to enhance the resolution of the diagnosis; since a new diagnostic value is used and the generation probability of logical combination in probable failures is taken into consideration by the generation probability imparting part 9. - 特許庁

積和論理を実行するために備え付けられた連想メモリのアドレス出力を符号化するための回路機構の必要性を削除または実質的に削除するために、メモリの内容は積和回路機構がアドレス出力を符号化可能なように蓄積される。例文帳に追加

Data word of a virtual address 1 is accumulated within the actual address position related to an output signal 110a and when the accumulated data word is adapted to the data word used through a conductor lead 205, only the output signal 110a is logical 1, gives a binary address 0001 and becomes the binary code of the virtual address 1. - 特許庁

論理関数機能を再構成することが可能な集積回路を、少ない素子数によって構成し、しかも、関数機能を構成する際に、同時刻に並列性を保ったまま、構成データを入力できる関数機能再構成可能集積回路および関数機能構成方法を提供することを目的とするものである例文帳に追加

To construct an integrated circuit capable of reconstructing logical function with a small number of elements and to provide a function reconstructable integrated circuit to which configuration data can be inputted while maintaining parallelism at the same time in constructing function and a method for constructing function. - 特許庁

ピークレート、平均レート、バケットサイズで規定するトークンバケットモデルで通信セッションフローの特性を表すネットワークで論理的パケット損失をゼロにすることで品質保証を実現でき、セッションフローの本数に依存せず、効率的なリソース割当が可能な呼受付制御技術の提供。例文帳に追加

To provide a call reception control technique for achieving quality guarantee and capable of efficient resource allocation independent of the number of session flows by turning logical packet loss in a network indicating the characteristics of a communication session flow by a token bucket model stipulated by a peak rate, an average rate and a bucket size to zero. - 特許庁

また、図１に示す半導体集積回路は、ｐ型ＭＯＳトランジスタまたはｎ型トランジスタの一方に高しきい値特性のトランジスタを用いた論理ゲート（Ｇ１，Ｇ２）を有するため、回路を伝播する２相の信号（立ち上がりおよび立ち下り）のうちの何れか一方の信号経路に高しきい値特性のトランジスタを選択的に挿入することが可能になる。例文帳に追加

Further, the semiconductor integrated circuit shown in Fig. has logic gates (G1, G2) using transistors such that either of a p-type MOS transistor and an n-type transistor has high threshold characteristics, so the transistor having the high threshold characteristics is selectively inserted into a signal path of either of signals (rising and falling) of two phases propagated in the circuit. - 特許庁

データベースを構成する論理的な階層資源に対して排他制御を行う場合、データベースアクセス中に発生するロック・エスカレーションをデータベース・アクセス方法及び選択率により予測して、エスカレーションの可能性がある場合にはあらかじめ細分性の大きい資源に対してロックを割当て、エスカレーション前のロックのオーバヘッドを軽減する。例文帳に追加

In the case of performing exclusive control to logical hierarchical resources constituting a database, lock escalation to be caused during database access is predicted by a database access method and selection rate, and when there is possibility of the escalation, the lock is preliminarily allocated to a resource which can be subdivided and overhead of the lock before the escalation is reduced. - 特許庁