A clock generating circuit 31 for dividing the frequency of a multiplication clock based on frequency dividing ratio data, comprises a frequency dividing ratio identifier 1 for identifying whether frequency dividing ratio data are even-numbered, odd-numbered or decimal, delay tap equipment 2 and a cycle counting latch frequency divider 3.例文帳に追加

逓倍クロックを分周比データに基づいて、分周させるクロック生成回路３１であって、分周比データが、偶数、奇数、または小数であるかを識別する分周比識別器１を備えるとともに、遅延タップ器２および周期カウント用ラッチ分周器３を備えるようになっている。 - 特許庁

The frequency synthesizer 17 carried out interpolation and division by dividing one cycle x of the pseudo sine-wave signal.例文帳に追加

周波数シンセサイザ１７は、疑似正弦波信号の１周期ｘを分周して内挿分割を行う。 - 特許庁

The pixel clock is supplied to a DLL circuit 29 to generate a multilayer clock obtained by dividing a cycle of the pixel clock by 60.例文帳に追加

画素クロックをＤＬＬ回路２９に供給し、画素クロック周期を６０分割した多層クロックを生成する。 - 特許庁

The pulse width data S23 is divided by a cycle T by a dividing section 24, then point data S20 and pulse width data S24 is outputted.例文帳に追加

パルス幅データS23は除算部24で周期Ｔで除算され、ポイントデータS20及びパルス幅データS24が出力される。 - 特許庁

To provide a method and apparatus for dividing a clock signal by a non integer value to give an output signal exhibiting a 50/50 duty cycle.例文帳に追加

５０／５０負荷サイクルを示す出力信号を与えるためにクロック信号を非整数除数で除算する方法及び装置を提供すること。 - 特許庁

A learning circuit 104 learns the frequency deviation of the Xtal 101 of every frame from the change of a dividing cycle of the part 103.例文帳に追加

学習回路１０４が、クロック再生部１０３での分周周期の変化より、１フレーム当たりのＸtal１０１の周波数偏差を学習する。 - 特許庁

The signal SA is delayed only by 1/2 cycle of the system clock signal SCK by a delay circuit and given as an operation control signal to the frequency dividing circuit.例文帳に追加

信号ＳＡは、遅延回路でシステムクロック信号ＳＣＫの１／２周期だけ遅延され、分周回路に動作制御信号として与えられる。 - 特許庁

The post injection is carried out through multistage fuel injection, which is operated by dividing into a plurality of times in a single combustion cycle.例文帳に追加

ポスト噴射は、一回の燃焼サイクルにおいて複数回に分けて行う多段燃料噴射を通じて実行される。 - 特許庁

A cycle counter 3 counts the number of clocks CLKA generated by frequency-dividing a transmission clock CLK.例文帳に追加

サイクルカウンタ３は伝送クロックＣＬＫを分周して生成されたクロックＣＬＫＡのクロック数を計数する。 - 特許庁

Then, a value obtained by dividing the time difference with one-cycle time of the tracking error signal is obtained as a tilt generation amount.例文帳に追加

そしてこの時間差をトラッキングエラー信号の一周期の時間で除算した値を、チルト発生量として取得する。 - 特許庁

The position of a peak value P is sensed by resolution obtained by equally dividing half of basic cycle of an engine rotation signal (a) into twenty equal portions.例文帳に追加

ピーク値Ｐの位置を、エンジン回転信号ａを基本周期の半周期を２０等分した分解能をもって検出する。 - 特許庁

A means for dividing one cycle of the engine into four blocks at an equal angle and measuring the crank velocity of each of the blocks is provided.例文帳に追加

エンジンの１サイクルを等角度の４区間に分割し、前記各区間のクランク角速度を測定する手段を設ける。 - 特許庁

The frequency of a hole element output signals S2 indicating the rotation of a motor for rotary mirror is divided by a frequency dividing means 6 and a mirror rotation cycle signal S3 is provided.例文帳に追加

回転ミラー用モータの回転を示すホール素子出力信号Ｓ２を分周手段６で分周しミラー回転周期信号Ｓ３を得る。 - 特許庁

The signal generation circuit 100 generates a pulse control signal with a predetermined cycle based on dividing ratio setting factors P and Q for setting a dividing ratio.例文帳に追加

信号生成回路１００は、分周比を設定する分周比設定係数ＰおよびＱに基づいて所定周期のパルス制御信号を生成する。 - 特許庁

This divider 4 enables reduction in size and weight of a refrigeration cycle device to enhance impact resistance and vibration resistance, and is respondable to diversification of the refrigeration cycle device by dividing the refrigerant at the predetermined division ratio.例文帳に追加

この分流器４を用いることにより、冷凍サイクル装置の小型軽量化をはかり、耐衝撃性および耐振性を高めると共に、所定の分流比で冷媒を分流することで冷凍サイクル装置の多様化に対応できるようにした。 - 特許庁

A summarization cycle deciding part 340 decides a summarization cycle(one week or the like) used for dividing the summarization period of time series data being the target of statistical processing for the statistical processing.例文帳に追加

集計周期決定部３４０は、統計処理の対象となる時系列データの集計期間を、統計処理のために複数の分割するために用いられる集計周期（１週間など）を決定する。 - 特許庁

A transmission-side radio communication terminal B specifies one of slot sections Ts obtained by dividing a transmission cycle (cycle period Tc) into a plurality to perform data transmitting operation in the slot section Ts, and receives an acknowledge signal in the same slot section Ts with the next transmission cycle.例文帳に追加

送信側の無線通信端末Ｂは、送信サイクル（サイクル周期Ｔｃ）を複数に分割したスロット区間Ｔｓのうちの１つを指定して、そのスロット区間Ｔｓでデータ送信動作を実行し、次ぎの送信サイクルの同じスロット区間Ｔｓでアクノレッジ信号の受信動作を実行する。 - 特許庁

To provide a flow divider, in which an inflow passage for introducing refrigerant, a collision part for colliding the introduced refrigerant, and a flow dividing passage for dividing the refrigerant agitated by collision at a predetermined flow division ratio are formed within a single member, and a refrigeration cycle device using this flow divider.例文帳に追加

冷媒を流入する流入路と、流入した冷媒を衝突させる衝突部と、衝突させ撹拌した冷媒を所定の分流比で分流する分流路とを単一部材の内部に形成した分流器と、この分流器を用いた冷凍サイクル装置を提供する。 - 特許庁

For the horizontal transfer pulses ϕH generated by dividing the frequency of a master clock MCLK by (m), (n) system clocks SCLK1 to SCLKn generated by dividing the frequency of the master clock by (n) ((n) is an even natural number) are outputted delaying the phase by one cycle of the master clock.例文帳に追加

マスタークロックＭＣＬＫをｍ分周した水平転送パルスφＨに対して、マスタークロックをｎ（ｎは自然数かつ偶数）分周したｎ個のシステムクロックＳＣＬＫ１〜ＳＣＬＫｎを、各位相をマスタークロックの１周期ずつ遅延させて出力する。 - 特許庁

If the frequency dividing ratio identifier 1 identifies frequency dividing ratio data as decimal, the multiplication clock is delayed by the delay tap equipment 2 to generate a delay clock, and the cycle counting latch frequency divider 3 divides the frequency of the multiplication clock using an edge of the delay clock and an edge of the multiplication clock.例文帳に追加

そして、分周比識別器１が、分周比データを小数と識別した場合、遅延タップ器２で、逓倍クロックを遅延させて遅延クロックを生成させるとともに、周期カウント用ラッチ分周器３で、遅延クロックのエッジと逓倍クロックのエッジとを用いて、逓倍クロック信を分周させる。 - 特許庁

Next, spot-stroking impacts of a short cycle are given along a 1st dividing line and a 2nd dividing line of the brittle material substrate 90 by the cutter wheel, so that vertical cracks K1, K2 having high penetration are formed in the inside of the brittle material substrate 90.例文帳に追加

次に脆性材料基板９０の第１の分断ライン及び第２の分断ラインに沿って、カッターホイールにより短周期の打点衝撃を与えることで、脆性材料基板９０の内部に高浸透の垂直クラックＫ１、Ｋ２を生成する。 - 特許庁

A controller 4 compares the quantity of charge, which passes from the side of a sub switching circuit to the side of the voltage dividing point, with the quantity of charge, which passes from the side of the voltage dividing point to the side of a main switching circuit, based on the quantity of charge, which passes each of sub switching circuits, in each control cycle.例文帳に追加

コントローラ４は、制御周期毎に、補助スイッチンング回路のそれぞれを通過する電荷量に基づいて、補助スイッチング回路側から分圧点側へ通過する電荷量と、分圧点側から主スイッチング回路側に通過する電荷量とを比較する。 - 特許庁

By correcting fuel injection quantity Tp in the next cycle of the cylinder by dividing the quantity Tp by the correction value, an increase of combustion pressure beyond a normal value by the influence of residual gas is avoided, even if unburnt gas is left until the next cycle by incomplete combustion.例文帳に追加

そして、当該気筒の次のサイクルにおける燃料噴射量Ｔｐを前記補正値で除算して補正することで、不完全な燃焼によって次のサイクルまで未燃ガスが残留しても、該残留ガスの影響で燃焼圧が正常値を超えて大きくなることを回避する。 - 特許庁

A digital signal processing circuit 70 is constituted so that the cycle of the rotation signal of a gas correlation cell 13 is measured and the output signal of an amplifying circuit 30 (detector 20) is sampled by an A/D conversion timing signal formed by dividing the measured cycle by a predetermined number N to be subjected to A/D conversion.例文帳に追加

ディジタル信号処理回路７０は、ガス相関セル１３の回転信号の周期を測定し、この測定周期を所定数Ｎにより分割して生成したＡ／Ｄ変換タイミング信号により、増幅回路３０（検出器２０）の出力信号をサンプリングしてＡ／Ｄ変換する。 - 特許庁

Concerning the acceleration/deceleration controller, with which preset acceleration/deceleration time is divided into plural pieces of control cycle time, a speed is controlled step by step for each of control cycle time and acceleration/deceleration is controlled for prescribed acceleration/ deceleration steps, the prescribed number of acceleration/deceleration steps is found by rounding up a quotient in operation for dividing the acceleration/ deceleration time with the control cycle time.例文帳に追加

予め設定された加減速時間を複数の制御サイクル時間に分割し、制御サイクル時間毎に階段状の速度制御をして所定の加減速段数で加減速制御する加減速制御装置であって、所定の加減速段数は、加減速時間を制御サイクル時間で除する演算で商を切り上げ処理することにより求められた構成にしている。 - 特許庁

To shorten processing time for abnormality detection in one cycle and to enhance reliability by performing abnormality detection processings of a plurality of electronic components with different operation cycles by dividing them.例文帳に追加

複数個の電子部品の異常検出処理を分割して異なる演算周期で行うことにより、１周期中での異常検出用の処理時間を短縮し、信頼性を向上させる。 - 特許庁

A lamp drive circuit 51 generates voltages VL applied to corresponding lamps L while shifting their phases by a phase difference corresponding to a period obtained by dividing one cycle T of the applied voltages VL by the number N of the lamps L.例文帳に追加

ランプ駆動回路５１が、対応するランプＬに与える各印加電圧ＶＬの位相を、印加電圧ＶＬの１周期ＴをランプＬの数Ｎで除した期間に相当する位相差分ずつそれぞれずらして、印加電圧ＶＬを生成する。 - 特許庁

To generate frequency dividing clocks of an inputted clock with high accuracy with the small number of elements without lowering operation frequency even when a clock with deteriorated duty cycle is inputted.例文帳に追加

デューティ・サイクルが劣化したクロックを入力しても動作周波数を低下させることなく、少ない素子数で、入力クロックの分周クロックを高精度に生成する。 - 特許庁

A frequency dividing means 23 divides the frequency of the double speed clock signal into 1/2 cycle to generate a clock signal to be used in the data processing means.例文帳に追加

分周手段２３では、前記倍速クロック信号を２分の１の周期に分周してデータ処理手段の内部で使用するクロック信号を生成する。 - 特許庁

A reference image generation part 15 averages n sheets of frame images taken at intervals obtained by dividing, by n, an integral multiple of a cycle based on the flicker frequency b to generate a reference image.例文帳に追加

基準画像生成部１５は、明滅周波数ｂに基づいた周期を整数倍した周期をｎ等分したタイミングで撮像したｎ枚のフレーム画像を平均化して基準画像を生成する。 - 特許庁

To easily generate a new clock signal with a fixed cycle time from a clock signal obtained by dividing a rational-number frequency without necessity of larger circuit area or large power consumption.例文帳に追加

有理数分周して得られたクロック信号から、サイクル時間が一定の新たなクロック信号を、大きな回路面積や多くの消費電力を必要とすることなく、容易に生成する。 - 特許庁

To improve performance while reducing a memory access cycle by increasing an access frequency in the same row address after dividing a memory holding image data of each color into strip-like regions of a burst unit of DMA.例文帳に追加

各色の画像データを保持するメモリをＤＭＡのバースト単位の短冊状の領域に分割し、同一ローアドレス内のアクセス頻度を上げることでメモリアクセスサイクルを短縮し、パフォーマンス向上を図る。 - 特許庁

To improve the operability at the forming cycle time and the workability at the maintenance time by making the dividing structures of a safety door for shading the side surface of a forming apparatus to make individual door body to small size.例文帳に追加

成形装置の側面を遮蔽する安全扉を分割構造とすることにより個々の扉体を小型化し、成形サイクル時の操作性の向上とメンテナンス時の作業性の向上とを図る。 - 特許庁

To minimize open feeding cycle time, a motor 82 drives the operating member 18 to a dividing and rotating position between the open dead point position and the load position from the feeding position.例文帳に追加

開放投入サイクルタイムを最小にするため、モータ８２は、方向を変える前に、投入位置から、開放死点位置と負荷位置との間にある割り出し転回位置へ、作動部材を駆動する。 - 特許庁

To make it possible to always generate an event signal at a constant time interval without varying the cycle of the event signal of an interval timer device even if a frequency-dividing ratio of a count clock is chamged over.例文帳に追加

カウントクロックの分周比が切り替えられた場合にも、インターバルタイマ装置のイベント信号の周期が変動せず、常に一定の時間間隔でイベント信号を生成できるようにする。 - 特許庁

The frequency dividing circuit adjusts the duty ratio of the signals which are shifted in phase by K/2 cycle from the input signals of the signals generated from the M.T delay circuit 80c by ANDing/ORing the signals by means of a duty adjusting circuit 80e.例文帳に追加

このＭ・Ｔ遅延回路が生成する信号のうちデューティ調整回路（８０ｅ）により入力信号のＫ／２サイクル位相のずれた信号の論理和／論理積演算を行なってデューティ比を調整する。 - 特許庁

A time stamp extracting means extracts a time stamp from an inputted data packet and a frequency dividing means divides a system clock up to the cycle of the time stamp and outputs the obtained divided frequency.例文帳に追加

タイムスタンプ抽出手段が入力したデータパケットからタイムスタンプを抽出し、分周手段がシステムクロックをタイムスタンプの周期まで分周して、その分周した分周値を出力する。 - 特許庁

The switching of the charge pump circuit is controlled by dividing the separated synchronous signal in half in a flip-flop 20, by obtaining a clock signal of a cycle two times of one horizontal period, and by using the clock signal.例文帳に追加

分離した同期信号をフリップフロップ２０において１／２分周して、１水平期間の２倍の周期のクロック信号を得、このクロック信号を利用してチャージポンプ回路のスイッチングを制御する。 - 特許庁

An image is divided along a scanning line such that lines of the rectangular area of an accessable number within the determined cycle number are included in the vertical direction of the area obtained by dividing the image, and is arranged in each page.例文帳に追加

そしてこの決定されたサイクル数内でアクセス可能な数の矩形領域のラインが画像を分割した領域の垂直方向に含まれるように、画像を走査線に沿って分割して、各ページに配置する。 - 特許庁

In addition, a value obtained by dividing a target level with a value obtained by multiplying an inverse number of the ratio to an average value of the signal in the receiving band of a receiving signal of one cycle is set to an amplifier 101 as a gain.例文帳に追加

そしてターゲットレベルを、１周期分の受信信号の受信帯域中の信号の平均値に、当該比率の逆数をかけて得られる値で除した値をゲインとして増幅器１０１に設定する。 - 特許庁

The DTDET1 detects a cycle of the PWM_IN and a high level period by a cycle detection counter circuit CCUNT and a high level period detection counter circuit HCUNT respectively, and outputs an interim duty setting signal DVAL by calculating the detection result with a dividing circuit LOG_DIV.例文帳に追加

ＤＴＤＥＴ１は、ＰＷＭ＿ＩＮの周期とハイレベル期間をそれぞれ周期検出カウンタ回路ＣＣＵＮＴとハイレベル期間検出カウンタ回路ＨＣＵＮＴによって検出し、その検出結果を除算回路ＬＯＧ＿ＤＩＶで演算することで暫定デューティ設定信号ＤＶＡＬを出力する。 - 特許庁

A frequency dividing circuit gives the logically-operated signal of the output signals of a K.T delay circuit 80a which delays K-cycle input signals IN and feedback signals through the feedback section 80d of an M.T delay circuit 80c which delays M-cycle input signals to the M.T delay circuit 80c.例文帳に追加

入力信号（ＩＮ）のＫサイクル与えられた信号を遅延するＫ・Ｔ遅延回路（８０ａ）の出力信号と入力信号のＭサイクル与えられた信号を遅延するＭ・Ｔ遅延回路（８０ｃ）のフィードバック部（８０ｄ）を介してのフィードバック信号との論理演算処理を行なった信号をＭ・Ｔ遅延回路へ与える。 - 特許庁

A data transfer system comprises a data transmitting section for transmitting a second clock signal generated by frequency-dividing a first clock signal and a data signal containing 2 bits in each cycle of the second clock signal, and a data receiving section for receiving the second clock signal and the data signal and detecting the 2 bits contained in the data signal independently for each cycle of the second clock signal.例文帳に追加

データ転送システムは、第１のクロック信号を分周して生成された第２のクロック信号と、第２のクロック信号の１サイクル毎に２ビットを含むデータ信号と、を送信するデータ送信部と、第２のクロック信号及びデータ信号を受信し、データ信号に含まれる２ビットを第２のクロック信号の１サイクル毎に独立して検出するデータ受信部と、を備える。 - 特許庁

The diffraction grating as a beam splitter for dividing an optical beam reflected by an optical recording medium has a plurality of partitions including a plurality of cyclically shaped grooves, and at least one of them has a grating cycle and a grating depth whose main part may be high-order diffraction light.例文帳に追加

光記録媒体で反射した光ビームを分割するためのビームスプリッタとしての回折格子であって、周期的形状の複数の溝を含む複数の区画を有し、その内の少なくとも１つの区画は高次の回折光を主とするような格子周期および格子深さを持つ。 - 特許庁