「ビット整合」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ＣＡＭまたはＲＡＭにビットエラーが発生する場合、これら２つのパリティビットセットは整合しないため、エラーが検出されることになる。例文帳に追加

If there is a CAM or RAM bit error, an error will be detected since the two sets of parity bits will not match. - 特許庁

ＣＡＭまたはＲＡＭにビットエラーが発生する場合、これら２つのパリティビットセットは整合しないため、エラーが検出されることになる。例文帳に追加

If there is a CAM or RAM bit error, an error will be detected since the two parity bit sets will not match. - 特許庁

動的素子整合方法及び多重ビットデータ変換器が開示されている。例文帳に追加

To disclose a method of matching dynamic elements, and a multi-bit data converter. - 特許庁

無線ＬＡＮのセキュリティモード及びプライバシービットの不整合を回避する。例文帳に追加

To avoid the mismatching of the security mode of a radio LAN and a privacy bit. - 特許庁

ビット線と接続プラグとの接続をワード線方向に自己整合で行う。例文帳に追加

To perform the connection between a bit line and a plug in self alignment in the direction of a word line. - 特許庁

ビット線と接続プラグとの接続をワード線方向に自己整合で行う。例文帳に追加

To connect a bit line with a connection plug with self alignment in the direction of a word line. - 特許庁

整合がとれていなければ、管理情報においてスペースビットマップやＬＲＡを整合させるように更新する。例文帳に追加

When they are not matched, the updating is carried out so that the space bitmap or LRA is matched in the control information. - 特許庁

ＣＡＭまたはＲＡＭにビットエラーがない場合、ＲＡＭからの参照パリティビットおよびマスクされた照会データから生成されるパリティビットが整合する。例文帳に追加

In absence of a CAM or RAM bit error, the reference parity bits from the RAM and the parity bits generated from the masked query data will match. - 特許庁

あるビット位置が潜在的なフレーミング・ビット位置として特定され、誤フレーミング・パターンと関連しているものとして特定されるビット位置が他に存在しない場合、フレーム整合状態を宣言する。例文帳に追加

When a certain bit position is specified as a potential framing bit position and there is no other bit position specified as a bit position related to the erroneous framing pattern, a frame matching state is declared. - 特許庁

さらに、検索された部分字形を上記ビットマップサイズのビットパターンに変換し、これと、上記設定したビットパターンと比較して両者の整合度を参照する（Ｓ２０７）。例文帳に追加

Further, the retrieved partial type face is converted into a bit pattern of the bit-map size, and the resultant bit pattern is compared with the set bit pattern to refer to the degree of matching between the resultant bit pattern and the set bit pattern (S207). - 特許庁

該制御器は受取ったビットストリームのうちの３２ビットワードをフェッチし、該３２ビットワード内においてスタートコードプレフィックスとスタートコード値が適切に整合されているか否かを決定し、該３２ビットワード内において適切に整合されていない場合には、該３２ビットワードの最小桁バイトがスタートコードプレフィックスの一部である可能性があるか否かを決定する、べく動作可能である。例文帳に追加

The controller is operable to fetch a thirty-two bit word of the received bit-stream, determines whether or not the start code prefix and the start code value are properly aligned within the thirty-two bit word, and determine whether or not the least significant byte of the thirty-two bit word may be part of the start code prefix if not properly aligned within the thirty-two bit word. - 特許庁

その際、セルの位相を整合させる必要があるが、セルの特定ビットから１ビットのみ取り出すことにより、容易にセルの位相を整合させることができる。例文帳に追加

Even though the phases of cells have to be matched in that case, the phases of the cells can easily be matched by fetching only one bit from a specific bit of the cells. - 特許庁

第１のバイナリカウンタは、整合回路のレプリカにｎビットのインピーダンス制御コードを順次送出する。例文帳に追加

The first binary counter sequentially sends out an impedance control code of (n) bits to a replica of a matching circuit. - 特許庁

人間工学的ドリル・モータによるドリル・ビットの整合および深さ制御のためのシステム、方法および装置例文帳に追加

SYSTEM, METHOD AND APPARATUS FOR DRILL BIT ALIGNMENT AND DEPTH CONTROL WITH ERGONOMIC DRILL MOTOR - 特許庁

コンタクトプラグ１０は、ゲート電極６と同一の材料から構成され、拡散層ビット線５上に自己整合的に形成される。例文帳に追加

The contact plug 10 is formed of the same material with the gate electrode 6 and provided on the diffusion layer bit line 5 in a self-aligned manner. - 特許庁

ビット線接触開口部２２８およびノード接触開口部２４０は各プラグに対して自己整合的に形成される。例文帳に追加

Bit line contact opening 228 and node contact opening 240 are formed in self- alignment to each plug. - 特許庁

エラー・ビットは、デバイスに入力されたＰＲＢＳとデバイスから出力されたＰＲＢＳの間の不整合を表す。例文帳に追加

The error bit represents a mismatch between the PRBS input to the device and the PRBS output from the device. - 特許庁

ビットライン用コンタクトとストレージ電極用コンタクトとの短絡を防止し、工程マージンが向上した自己整合コンタクトを形成する。例文帳に追加

To provide self-aligned contacts which are improved in process margin by preventing the occurrence of short circuits between contacts for bit lines and contacts for storage electrodes. - 特許庁

より迅速にビットレートの整合性を確認できる受信回路，これを搭載する無線基地局およびオートネゴシエーション方法を提供する。例文帳に追加

To provide a receiving circuit more promptly confirming bit rate matching, a radio base station to be mounted with the same and auto-negotiation method. - 特許庁

人間工学的ドリル・モータとドリル・ビットとをしっかりと整合するためのシステム、方法および装置を提供すること。例文帳に追加

To provide a system, method and apparatus for accurately aligning an ergonomic drill motor to a drill bit. - 特許庁

ＣＡＭ照会が整合すると、ＣＡＭによって出力されるアドレスに格納されている参照パリティビットが、ＲＡＭから出力される。例文帳に追加

Upon a CAM query matches, reference parity bits stored at an address outputted by the CAM are outputted from the RAM. - 特許庁

これらエリアでは、ハードマスク（５）は、注入埋め込みビット線と自己整合するコンタクトホール（１３）を形成するために使用される。例文帳に追加

In these areas, the hard mask (5) is used to form contact holes (13) which are self-aligned with the implanted buried bit lines. - 特許庁

ＣＡＭ照会が整合すると、ＣＡＭによって出力されるアドレスに格納されている参照パリティビットおよびマスクビットが、ＲＡＭから出力される。例文帳に追加

Upon CAM query matches, reference parity and mask bits stored in an address outputted by the CAM are outputted from the RAM. - 特許庁

通信システムのレートマッチング方法において、インターリーブされたデータビットのマトリクスにおけるデータビット・レートを、簡単な方法で所望のレートに整合させる。例文帳に追加

To match a rate of data bits in a matrix of interleaved data bits to a desired rate by a simple method, in a rate matching method of a communication system. - 特許庁

３ビットの容量を持つメモリセルを使用して、入出力単位である２の整数乗ビットの整数倍の容量を有するメモリセルグループを構成して、計算機システムの中での整合性をよくする。例文帳に追加

To improve consistency in a computer system by using a memory cell having capacity of three bits and constituting a memory cell group having capacity of integral multiple of integral power of 2 bits being an input/output unit. - 特許庁

通信システムのレートマッチング方法において、インターリーブされたデータビットのマトリクスにおけるデータビット・レートを、簡単な方法で所望のレートに整合させる。例文帳に追加

To match a data bit rate in a matrix for interleaved data bits with a desired rate by a simple method in a rate matching method for a communication system. - 特許庁

そして、そのデータをフラッシュメモリから読み出したときに、そのデータ及びそのデータと共に書き込まれた整合性符号に含まれる全てのビットが論理値０のビットであるとき、又は、その全てのビットが論理値１のビットであるとき、ＥＣＣに基づいて訂正不能エラーの発生が検出されなかった場合でも、訂正不能エラーが発生したと判断し、ホストシステムにその旨を通知する。例文帳に追加

When all the bits included in the data read from the flash memory and the coherency code written together with the above data are logically 0, or when they are logically 1, a correction error is determined even when no correction error is detected on the basis of the ECC, and the result is transmitted to a host system. - 特許庁

そして、上位ｎビット出力を、タイミング信号とともに整合回路に送信して当該整合回路のインピーダンス値を所望の値に制御する。例文帳に追加

The high-order (n)-bit output is then transmitted to the matching circuit together with a timing signal to control an impedance value of the relevant matching circuit into desired value. - 特許庁

例えば、パケット長指示と必要とされるビットの数との間の任意の不整合性が、そのパケットのための誤りフラグを生成することになる場合に、制御情報は、対応するパケットを復号化するために必要とされるビットの数と比較することができるパケット長の指示を含む場合がある。例文帳に追加

For example, when arbitrary inconsistency between a packet length indication and the necessary number of bits results in the generation of an error flag for the packet, the control information possibly includes an indication of packet length which can be compared with the number of bits needed to decode the corresponding packet. - 特許庁

ストレージ電極用コンタクト３５をビットライン２７とゲート電極パターン１７の側壁に形成されたスぺーサに同時に自己整合することによって、単純な工程でビットライン用コンタクト２５とストレージ電極用コンタクトとの短絡を防止できる。例文帳に追加

The occurrence of short circuits between contacts 25 for bit lines and contacts 35 for storage electrodes can be prevented through a simple process by simultaneously self-aligning the contacts with bit lines 27 and spacers formed on the side walls of a gate electrode pattern 17. - 特許庁

容量絶縁膜を介して下部容量電極と上部容量電極とが対向するキャパシタを備えた半導体装置において、記憶容量を増大させ、かつ、ビットコンタクト孔のアスペクト比を低減し、さらにビットコンタクト孔のエッチングを自己整合で行なう。例文帳に追加

To enhance a semiconductor device in memory capacity, to lessen a bit contact hole in an aspect ratio, and furthermore to etch the bit contact hole in a self-aligned manner, in a semiconductor device equipped with a capacitor composed of a lower and an upper capacitor electrode and a capacitor insulating film interposed between them. - 特許庁

ビデオストリーム、オーディオストリーム、シナリオデータを生成する際に参照された素材管理テーブル１１の世代番号が、ビットストリーム管理テーブル１３及びシナリオ管理テーブル１５に記載されており、シナリオデータとビットストリームとの間に不整合が存在するか否かが整合性チェック部４２により判定される。例文帳に追加

The generation number of a material managing table 11 referred to for generating video streams, audio streams and scenario data is described in a bit stream managing table 13 and a scenario managing table 15 and a consistency check part 42 discriminates the presence/absence of non-consistency between the scenario data and the bit streams. - 特許庁

リモートディスクドライブへのデータバックアップ及びリモートディスクドライブからのデータの回復に整合するように、対応するビットマップの更新が実施される。例文帳に追加

The update of a corresponding bitmap is executed so as to match the data backup to the remote disk drive and the data recovery from the remote disk drive. - 特許庁

各クロックサイクル中、符号器は複数ビットを処理し、従来の畳込み符号器における複数クロックサイクルにわたり順次生成される出力と整合性のある出力を生成する。例文帳に追加

During each clock cycle, an encoder processes multiple bits and generates outputs consistent with those generated sequentially over multiple clock cycles in a conventional convolutional encoder. - 特許庁

スイッチ回路１３５は、物理ポート番号とＲＰボードの番号が整合していない場合でも、変換後のビットマップに基づきパケットを適切に伝送することができる。例文帳に追加

Even if the physical port and the RP board are not matched to each other, a switch circuit 135 can properly transmit the packets based on the bitmap after the conversion. - 特許庁

ＳＴＡ＿Ａ１は、セキュリティモードとセキュリティビットとが整合しない不正な状態のときに、ＳＴＡ＿Ａ２へＳＳＩＤ退避通知をする（Ｓ６０１）。例文帳に追加

An STA_A1 performs SSID retraction notification to an STA_A2 in an unauthorized state, where a security mode does not match a security bit (S601). - 特許庁

コンタクトプラグ１３の位置を自己整合的に規定するために、ゲート電極２とビット線８の周りには、シリコン窒化膜５および１０が設けられる。例文帳に追加

Silicon nitride films 5 and 10 are formed around a gate electrode 3 and a bit line 8 in order to define a position of a contact plug 13 in a self- alignment manner. - 特許庁

スイッチングモード電気回路におけるクロストーク、ジッタ、スパイクを抑圧し、整合終端回路、スナバ、部分共振回路を不要とし、データのビット並列高速伝送や、高速電力変換を可能とする。例文帳に追加

To suppress crosstalk, jitter, spike in a switching mode electric circuit, to make a matching termination circuit, a snubber, a partial resonance circuit unnecessary, and to allow bit parallel high speed transmission of data and high speed power conversion. - 特許庁

ビットの非整合性を防止でき、ひいては誤カウントの発生を防止することが可能なＡ／Ｄ変換器、Ａ／Ｄ変換方法、固体撮像素子、およびカメラシステムを提供することにある。例文帳に追加

To provide an A/D converter, an A/D conversion method, a solid-state imaging device and a camera system which can prevent bit inconsistency and occurrence of incorrect counting. - 特許庁

ＣＭＯＳやＢｉ−ＣＭＯＳプロセスのＬＳＩでも高速データストリームのＡＴＭセル処理が可能とするとともに、ＣＰＵとの整合性のよい３２ビットのバス幅を有することを可能とし、汎用性を高める。例文帳に追加

To enhance the general-purpose performance of a device for converting ATM cell format where even an LSI by CMOS or Bi-CMOS process can process ATM cells of a high speed data stream and a bus width in 32-bit well compatible with a CPU can be adopted. - 特許庁

４０Ｇｂ／ｓ以上の高ビットレートで伝送されるＤＢＰＳＫ変調またはＤＱＰＳＫ変調された光信号を復調する際の合波における遅延時間整合をｐｓ単位で実現できるようにする。例文帳に追加

To enable it to realize per ps (picosecond) in time delay matching in combining frequencies when an optical signal is restored which is transmitted by a high bit rate of 40 Gb/s or more per second, and by which a DBPSK modulation or a DQPSK modulation is carried out. - 特許庁

次に、ＤＲＡＭのメモリセル領域の選択ＭＩＳＦＥＴＱｓにおいては接続孔１９，２１が第１サイドウォールスペーサ１４に対して自己整合で開口され、導電体２０およびビット線ＢＬの接続部が形成される。例文帳に追加

Then, the selective MISFET Qs of the DRAM memory cell region keep connecting holes 19 and 21, opened in the first sidewall spacers 14 in a self-aligned manner so that a junction is formed which connects a conductor 20 to a bit-line BL. - 特許庁

ビット線コンタクトのコンタクトホール１６は、パターン幅Ａに対して、シリコン窒化膜１４の凹部１４ｅで自己整合的に幅Ｂに狭められホール下部１６ｂが形成され、確実にコンタクトプラグ１７を形成できる。例文帳に追加

A contact hole 16 for bit line contacts self-matchingly narrows to a width B at a concave portion 14e of the silicon nitride film 14 against a width of pattern A, and a hole lower part 16b is formed to surly form a contact plug 17. - 特許庁

後続の工程に伴う埋め込みゲートの酸化を防止し、ビットラインコンタクト及びストレージノードコンタクトと基板との間のコンタクト面積を増加させ、コンタクト抵抗を低減し、ビットラインコンタクト及びストレージノードコンタクトと埋め込みゲートとの間のＧＩＤＬを低減し、自己整合コンタクト不良を防止することのできる半導体装置の製造方法を提供すること。例文帳に追加

To provide a method of manufacturing a semiconductor device that can prevent buried gate oxidation caused by subsequent processing, can increase a contact area among a bit line contact, storage node contact and substrate, can reduce contact resistance, can reduce GIDL among the bit line contact, storage node contact and the buried gate, and can prevent a failure of a self-aligned contact. - 特許庁

本発明はデビットポイントカードを使用するカードシステム、及びカード利用方法に関し、特に提携ショップ専用のデビットポイントカードを使用し、ショップと銀行をネットワークで結び、顧客の入会時のストレスを軽減すると共に、決済と顧客インセンティブの整合を図り、カード会員の増加、ショップの販売増進に寄与するカードシステムを提供するものである。例文帳に追加

To provide a card system using a debit point card and a card use method capable of lessening a customer's stress in application for membership by using the debit point card exclusively for cellphone shops to connect a shop and a bank through a network, and coordinating settlement and customer incentive to increase the number of card members and contribute to sales promotion of the shops. - 特許庁