「体表寄生の」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

生簀１０５内で飼育する養殖魚に寄生した寄生虫を駆除する寄生虫駆除方法であって、オゾンガスをマイクロバブル又はナノバブルとして飼育水に供給し、これにより得た前記バブルを含有する飼育水中で養殖魚を泳がせ、養殖魚の鰓及び体表に前記バブルを接触させることにより寄生虫を駆除する。例文帳に追加

The method for exterminating parasites parasitic on cultured fishes reared in a preserve 105 includes supplying an ozone gas as microbubbles or nanobubbles to rearing water, making the cultured fishes swim in the rearing water containing the bubbles and contacting the bubbles with the gills and the body surfaces of the cultured fishes to exterminate parasites. - 特許庁

飼育魚の体表面に付着する寄生虫を効果的に駆除する方法の開発及び漁獲量向上方法の開発を課題とする。例文帳に追加

To provide a method for efficiently exterminating parasites attached on the body surface of cultured fish and a method for increasing catch quantity. - 特許庁

シマイサキを用いて、魚類体表面に付着した寄生虫を駆除することができること及び漁獲量の向上を図ることができることを見出した。例文帳に追加

This method for exterminating parasites attached on the surface of a cultured fish and increasing catch quantity, by using bloched terapon. - 特許庁

植物抽出精油を有効成分として含有する溶液状外用剤からなる外部寄生虫駆除剤を動物の体表に滴下する。例文帳に追加

This ectoparasite controller comprising preparation for external use in a solution state containing an essential oil extracted from a plant as an active ingredient is dripped on the surface of an animal body. - 特許庁

パッド電極下にポリイミド樹脂を配して寄生容量を低減する構造を有する半導体光素子において、ポリイミド表面の段差での電極段切れの問題から段差増加による寄生容量の低減が困難となる。例文帳に追加

To provide a semiconductor device having a structure such that a polyimide resin is arranged below a pad electrode to reduce a parasitic capacitance, thereby solving the following problem that an electrode step disappears in a step difference of a polyimide surface, and it becomes hard to reduce the parasitic capacitance through the increase of the step difference. - 特許庁

更に、積層チップコンデンサ内部における内部電極の表皮効果と、電磁近接効果を考慮するとともに、誘電体材料の損失や寄生キャパシタンス，外部電極の寄生インダクタンスも考慮し、レジスタンスRp1，Rp2、キャパシタンスCp、インダクタンスLm，L1，レジスタンスRL1を追加する。例文帳に追加

In addition, resistance Rp1, Rp2, capacitance Cp, inductance Lm, L1, and resistance RL1 are added in consideration of a skin effect and an electromagnetic proximity effect of the internal electrode within the laminated chip capacitor as well as a loss and parasitic capacitance of a dielectric material, and parasitic inductance of an external electrode. - 特許庁

半導体集積回路のレイアウト時に、クロストークの原因となる寄生容量を的確に探し出し、その寄生容量が発生したレイアウト箇所をエラー表示することができるクロストーク検証装置およびクロストーク検証方法を提供する。例文帳に追加

To provide a cross-talk verification device and cross verification method for accurately searching a parasitic capacity being the factor of cross-talk, and for error-displaying a layout part where the parasitic capacity is generated at the time of operating the layout of a semiconductor integrated circuit. - 特許庁

さらに、昆虫寄生菌が昆虫の体内で繁殖して昆虫が硬化し、その表皮に子実体原基が形成されたものを種菌として子実体を形成することができる。例文帳に追加

The insect parasite fungi grow proliferously in the body of the insect to harden the insect so as to form carpophores primordia on its epidermis as spawns to produce the carpophores. - 特許庁

無菌的な昆虫段階の寄生生物の生成のための装置であって：壁で囲まれたチャンバ；表面を滅菌した昆虫卵からの成体昆虫の成長を補助するためのチャンバ内レザバ；および成体昆虫が寄生生物に感染した血液を消費することを可能にするチャンバ内血液供給ステーション、を備える、装置。例文帳に追加

An apparatus for the production of aseptic parasites in hematophagous insects comprises a chamber surrounded with walls, a reservoir in the chamber, for assisting the growth of adult insects from insect eggs whose surfaces are sterilized, and a blood supply station in the chamber, in which the adult insects can consume blood infected with the parasites. - 特許庁

無菌的な昆虫段階の寄生生物の生成のための装置であって：壁で囲まれたチャンバ；表面を滅菌した昆虫卵からの成体昆虫の成長を補助するためのチャンバ内レザバ；および成体昆虫が寄生生物に感染した血液を消費することを可能にするチャンバ内血液供給ステーション、を備える、装置。例文帳に追加

There is provided an apparatus for the production of aseptic parasites in insect stages comprises a chamber surrounded with walls, a reservoir in the chamber, for assisting the growth of adult insects from insect eggs whose surfaces are sterilized, and a blood supply station in the chamber, in which the adult insects can consume blood infected with the parasites. - 特許庁

デバイス本体の一表面側に設けられた外部接続用電極と気密封止される機能部とを電気的に接続でき、且つ、デバイス特性に悪影響を与える寄生容量を低減できる気密構造体デバイスを提供する。例文帳に追加

To provide an airtight structure device that electrically connects external connection electrodes provided on one surface side of a device body to an airtightly sealed function portion, and reduces parasitic capacity adversely affecting device characteristics. - 特許庁

本発明は、信号読出線と駆動線とが交差する部分の寄生容量を低下するとともに、その表面の平坦性を十分なものとすることのできる固体撮像装置を提供することを目的とする。例文帳に追加

To provide a solid-state imaging apparatus capable of reducing parasitic capacitance of a portion where a signal reading line crosses a driving line, and realizing sufficient flatness of its surface. - 特許庁

この半導体装置では、素子分離領域９を拡散層１４表面に対して斜め方向に形成しているので、拡散層１４とウエル領域８との間の接合面積を減少させて、寄生容量を減少させる。例文帳に追加

An element separating region 9 is formed in an oblique direction with respect to the surface of the diffusion layer 14 in this semiconductor device whereby a connecting area between the diffusion layer 14 and a well region 8 is reduced, thereby reducing the parasitic capacity. - 特許庁

半導体装置において、基板の表側に配置される回路素子及び導電線と、基板の裏側に配置される電子回路との間に生じる寄生容量を低減するための技術を提供する。例文帳に追加

To provide a technology for reducing parasitic capacitance occurring between circuit elements and conductive lines disposed on a front side of a substrate, and electronic circuits disposed on a reverse side of the substrate, in a semiconductor device. - 特許庁

糸状菌バーティシリウム・レカニを害虫寄生菌とする微生物農薬において、その微生物薬剤の植物体表面定着能力を増大した微生物農薬を提供すること。例文帳に追加

To obtain a microorganism-pesticide increased in fixing power of the microorganism-pesticide onto surfaces of plant bodies, in the microorganism- pesticide against a mold Verticillium lecanii as an insect pest parasite. - 特許庁

式（Ｉ）：（各置換基は、明細書に記載のとおり）で表わされるピロリン誘導体並びにそれの殺虫剤及び動物寄生虫防除剤としての利用。例文帳に追加

This invention relates to pyrroline derivatives represented by Formula (I) and the use thereof as the pesticide and animal parasite-controlling agent, wherein each substituent is as defined in the specification. - 特許庁

基板上に有機半導体膜の形成領域を規定するためのバンク層を利用して、データ線や駆動回路に容量が寄生することを防止することのできる表示装置を提供すること。例文帳に追加

To provide a display device which prevents parasite capasitance from being generated on data lines or driving circuits by using a bank layer for prescribing a formation area of an organic semiconductor film on a substrate. - 特許庁

圧電体薄膜の下層に配置される基板や導電膜との間に生ずる寄生容量を低減することにより、共振子特性やフィルタ特性を向上させることのできる薄膜弾性表面波デバイスを提供する。例文帳に追加

To provide a thin film surface acoustic wave device capable of enhancing a resonator characteristic and a filter characteristic by reducing the parasitic capacitance caused between a substrate and a conductive film arranged to a lower layer of a piezoelectric thin film. - 特許庁

表面にエクステンション層を形成したフィンを有し、十分に寄生抵抗を低減することのできる半導体装置、およびその製造方法を提供する。例文帳に追加

To provide a semiconductor device which has a fin in which an extension layer is formed on the surface and can fully reduce a parasitic resistance, and to provide a method for manufacturing the same. - 特許庁

第１配線部31全体に亘って寄生容量を均一化し、第１配線部31と接続した各薄膜トランジスタを介して、表示の均一化が可能になる。例文帳に追加

Consequently, parasitic capacitance can be uniformed over the whole first wiring parts 31 and display can be uniformed through respective thin-film transistors connected to the first wiring parts 31. - 特許庁

殺虫性化合物および昆虫成長阻害剤を含有し、およびそれらを動物の体表に拡散させる溶媒（A）を配合した動物用外部寄生虫防除剤である。例文帳に追加

The ectoparasite control agent for animal use comprises the insecticidal compound, an insect growth inhibitor and a solvent (A) for spreading them on the animal body surface. - 特許庁

植物抽出精油と昆虫成長制御剤を有効成分として含有する溶液状外用剤からなる外部寄生虫駆除剤を動物の体表に滴下する。例文帳に追加

This method is carried out by dropping the parasiticide for ectoparasites comprising a liquid preparation for external use containing an essential oil extracted from plants and an insect growth inhibitor as active ingredients on the surfaces of the bodies of animals. - 特許庁

半導体層と電極の接続部に生じる寄生抵抗を抑制し、配線抵抗による電圧降下の影響や画素への信号書き込み不良や階調不良などを防止し、より表示品質の良い表示装置を代表とする半導体装置を提供することを課題の一つとする例文帳に追加

To provide a semiconductor device typified by a display device having more excellent display quality, in which parasitic resistance generated in a connection portion between a semiconductor layer and an electrode is suppressed and adverse effects such as voltage drop, a defect in signal writing to a pixel, a defect in grayscale, and the like due to wiring resistance are prevented. - 特許庁

殺虫性化合物等を含有する液剤を動物の体表に適用したとき、拡展して広い表面積で動物の体表に密接に接触することができ、動物の外部寄生虫を効果的に防除できる防除剤を提供することにある。例文帳に追加

To provide a pest control agent which is capable of effectively controlling ectoparasites on an animal by spreading on and closely contacting with a wide area of the animal body surface to which it is applied in the form of a liquid formulation containing an insecticidal compound etc. - 特許庁

半導体チップや半導体パッケージをプリント配線基板などへ実装したときに生じる寄生素子を適切に表現した半導体装置モデルを用いた半導体装置もしくはプリント配線基板の設計方法および設計支援システムを提供する。例文帳に追加

To provide a design method and a design support system for a semiconductor device or a printed wiring board, using a semiconductor device model properly expressing parasitic elements that occur when mounting a semiconductor chip or a semiconductor package on a printed wiring board or the like. - 特許庁

寄生容量の増加による表示特性の低下、および半導体層下のゲート電極と同一の金属層のレイアウトに依存する半導体層のレーザアニール時の結晶性の勾配発生を抑制し、輝度ムラを解決すること。例文帳に追加

To eliminate luminance irregularity by suppressing degradation of a display characteristic by increase of parasitic capacitance, and generation of a gradient of crystallinity in laser annealing of a semiconductor layer depending on the layout of a metal layer same as that of a gate electrode under a semiconductor layer. - 特許庁

グランド導体層１１によって発生する寄生インダクタンスＬｓによる低周波側へのシフトを考慮し、弾性表面波デュプレクサ２，３単体の減衰極の位置は、多層基板モジュール２１に搭載されたときに設定されるべき位置より高周波側にあらかじめシフトされている。例文帳に追加

While taking account of shift to the low frequency side by parasitic inductance Ls generated by the ground conductor layer 11, position of the attenuation pole of the surface acoustic wave duplexer units 2 and 3 is previously shifted to the high frequency side from a position set when they are mounted on the multilayer substrate module 21. - 特許庁

この様な構成をした酸化物半導体層を用いることにより、表層部からの水分の再侵入や酸素の脱離によるＮ型化や寄生チャネル発生の抑制、及びソース電極及びドレイン電極との接触抵抗を下げることができる。例文帳に追加

By using an oxide semiconductor layer having such a structure, a change to an N-type caused by re-entry of moisture or elimination of oxygen to or from the superficial portion and generation of a parasitic channel can be prevented and a contact resistance with source and drain electrodes can be reduced. - 特許庁

また、ベース層１８を構成する半導体表面からその深いコレクタ用ｎ^+埋め込み層４に達する溝をベース層の周囲に設けその溝内部に絶縁層６を埋め込むことによってベース・コレクタ間の寄生容量を小さくする。例文帳に追加

Also, a groove from a semiconductor surface constituting a base layer 18 to the deep n+ buried layer 4 for the collector is provided around the base layer, an insulation layer 6 is buried inside the groove, and thus the parasitic capacitance between the base and the collector is reduced. - 特許庁

該菌株を害虫寄生菌として含有させた微生物農薬とすることにより、微生物薬剤の植物体表面定着能力を増大し、害虫発生前に、前もって散布することによってもその殺虫活性を奏する微生物農薬を提供することができる。例文帳に追加

The microorganism-pesticide contains the strain as an insect pest parasite, increases the fixing power to the surfaces of plant bodies and expresses insecticidal activity by spraying the same before breeding of noxious insects. - 特許庁

特にOTS表面処理を施した酸化ケイ素や特殊有機絶縁物質からなるゲート絶縁層を前期有機半導体層の下部に形成し、他の絶縁層は低誘電率の絶縁物質を用いることにより寄生容量を低減できる他、トランジスタ特性が向上する。例文帳に追加

A gate insulating layer comprising silicon oxide, which undergoes OTS surface treatment, and a special organic insulating material, among others, is formed on the underpart of the organic semiconductor layer, and other insulating layers are formed using an insulating material of low dielectric constant, thus enabling a reduction in parasitic capacity as well as an improvement in the transistor characteristics. - 特許庁

幅広い有害生物種、例えば、有害な吸汁性昆虫、咀しゃく性昆虫並びに他の植物寄生害虫、貯蔵昆虫、衛生有害生物などを駆除するために使用することができる式（Ｉ）で表されるオキサジアゾリノン誘導体。例文帳に追加

The oxadiazolinone derivative expressed by formula (I) can be used in order to exterminate broad pest kinds, for example, a harmful sucking insect, a chewiness insect and other vegetable parasite insect pests, a storage insect, a sanitation pest or the like. - 特許庁

半導体基板裏面に裏面電極が形成され、リードフレームに固着されている半導体装置において、リードフレームの表面には凹凸構造が形成されており、凹部に入っているペーストにより、リードフレームの凸部を裏面電極に直接固着することで寄生抵抗を下げ、半導体装置の駆動能力を向上させる。例文帳に追加

The semiconductor device having a back electrode formed on a semiconductor substrate back surface and fixed to the lead frame has a projection/recess structure formed on a surface of the lead frame, and projections of the lead frame are fixed directly to the back electrode with the paste in recesses to reduce the parasitic resistor, thereby improving the driving performance of the semiconductor device. - 特許庁

ＥＬＤＰやＰＤＰのような容量性負荷を有する表示パネルと、上記容量性負荷を駆動する半導体装置を備えた表示装置であって、確実に動作し、容量性負荷に充電された電力を寄生バイポーラトランジスタの電流増幅率にかかわらず実質的に全て回収でき、簡単な製造プロセスで製造できるものを提供する。例文帳に追加

To provide a simply manufactured display device equipped with a display panel having a capacitive load such as an ELDP and a PDP and a semiconductor device activating the capacitive load and which surely operates and substantially collects all power charged in the capacitive load regardless of current amplification factor of a parasitic bi-polar transistor. - 特許庁

蛍光管の発光強度を補強して装置全体としての発光色の色ムラを防止するために必要な発光ダイオードの数を省減すると共に，前記蛍光管の寄生容量の減少に起因する電力効率の低下を防止することのできるバックライト装置及びこれを備えた液晶表示装置を提供すること。例文帳に追加

To provide a backlight device capable of reducing the number of light emitting diodes needed to prevent unevenness of a light emission color on the whole device by increasing the light emission intensity of a fluorescent lamp and also preventing an electric power efficiency from being degraded owing to a decrease in parasitic capacitance of the fluorescent lamp. - 特許庁

半導体基板１表面上のシールド層３と渦巻き状に形成された金属配線からなるインダクタ８との間に、接地電位ＧＮＤが与えられた金属配線５を設け、この金属配線５をシールド層３に接続することで、インダクタ−シールド層間の寄生容量を小さくしつつ、シールド層での抵抗値を低く抑える。例文帳に追加

A metallic wiring 5, which is at a ground potential GND, is provided between the shield layer 3 on the surface of a semiconductor substrate 1 and an inductor 8 formed with a spiral metallic wiring while the metallic wiring 5 is connected to the shield layer 3 to lower a resistance value in the shield layer while reducing the parasitic capacitance between the inductor and shield layers. - 特許庁

完全空乏化動作及び低寄生抵抗のＳＯＩ集積回路を実現することができ、リセス構造を有しながら、チャネル形成部のＳＯＩ層表面のダメージを最小限に抑えることができ、チャネル領域の端部においても、応力を抑制しながら、結晶欠陥を最小限に止め、それに起因するリーク電流の発生を抑えることができる半導体装置及びその製造方法を提供することを目的とする。例文帳に追加

To provide a semiconductor device capable of realizing an SOI integrated circuit of a complete depleting operation and low parasitic resistance, minimizing the damage of the SOI layer surface of a channel formation part while provided with a recess structure, minimizing a crystal defect while suppressing stress even at the end part of a channel region and suppressing the generation of a leakage current due to it, and provide its manufacturing method. - 特許庁

本発明の縦型ＭＯＳＦＥＴは、Ｎ型半導体基板１の表面上に等間隔に配置されたＦＥＴセル１０及びダイオードセル１１を頂点とした単位配置領域の中央部分を中心として、Ｎ型基板１よりも不純物濃度の低いＮ型領域８を形成するか、もしくはＰ型領域９を形成することにより、寄生バイポーラトランジスタ動作を抑制してアバランシェ耐量を向上する。例文帳に追加

A vertical MOSFET suppresses a parasitic bipolar transistor performance to improve the avalanche resistance by forming n-type regions 8 having an impurity concentration lower than an n-type substrate 1 or a p-type region 9 about the central part of a unit arrangement region having the apexes of FET cells 10 and diode cells 11 arranged on the surface of the n-type semiconductor substrate 1 with equal intervals. - 特許庁