「追加テスト」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

バウンダリスキャンレジスタを利用して、ごく僅かな回路の追加だけで、大規模な半導体装置を実動作速度で自己テストし、そのテスト結果だけを外部へ出力することができるテスト回路を提供する。例文帳に追加

To provide a test circuit by which a large-scale semiconductor device is self-tested at an actual operating speed only by additing a few circuits by using a boundary scan register, and which outputs only its test result to the outside. - 特許庁

テスト手法が変更されても、その都度テスト効率を計算し直したり、新たなテストポイントを挿入する工程を追加することなく対応して、設計ＴＡＴを短縮する。例文帳に追加

To shorten design TAT by responding change of a test method without recalculating the test efficiency each time or adding a process of inserting a new test point. - 特許庁

テスト基準情報を有するテストディスクを用いて記録及び再生装置でテストディスクの追加余裕空間を拡張し、テストディスクからテスト情報を生成する段階と、テスト基準情報により予測された基準情報とテスト情報とを比較してテスト情報に関する検証結果を提供する段階とを含む。例文帳に追加

This method includes a step in which the recorder/player extends the additional extra space of a test disk by using the test disk having test reference information and test information is generated from the test disk, and a step in which reference information predicted with the test reference information is compared with the test information and verification results about the test information are provided. - 特許庁

テスト信号追加回路５５Ｌ．５５Ｒは、入力信号と電子銃３１Ｌ．３１Ｒにおけるビーム電流との関係を検出するための電流検出用信号を入力信号中に追加する。例文帳に追加

Test signal adding circuits 55L and 55R add current detection signals into input signals to detect the relationship between the input signals and the beam currents in electron guns 31L and 31R. - 特許庁

更新部４２は、テストが実行された後、追加格納処理部４１による追加格納が実行される毎に、習熟度テーブル１６ｂの対応レコードを更新する。例文帳に追加

An updating part 42 updates a correspondence record of a level of skill table 16b whenever additional storage is performed by the additional storage processing part 41 after the test is performed. - 特許庁

ビジネスプロセスを配備し、テスト実行を行うには、BPEL モジュールを JBI モジュールとして複合アプリケーションプロジェクトに追加します。例文帳に追加

In order to deploy and perform test runs of your business process, add the BPEL Module as a JBI module to the Composite Application project. - NetBeans

国際化された GUI フォームをテストするために、プロパティーファイルに新しいロケールを追加し、デフォルト以外のロケールでフォームを実行します。例文帳に追加

Inorder to test our internationalized GUI form,we will add a new locale to the properties file and run the form in the non-default locale. - NetBeans

生成されたメソッド本体を削除し、次の println を追加することによって、testEqual のテストスケルトンを変更します。例文帳に追加

Modify the test skeleton for testEqual by deleting the generated method bodies and adding the following println. - NetBeans

テストフレームワークで追加情報を持つ等の特殊な例外を使用する場合、この例外のサブクラスとして作成します。例文帳に追加

If a test framework needs to use a specialized exception, possibly to carry additional information, it must subclass this exception in order to ``play fair'' with the framework. - Python

テスト端子を追加せずに、高速の安定したクロックを内部回路に供給することができる半導体集積回路を提供することを目的とする。例文帳に追加

To provide a semiconductor integrated circuit capable of supplying high-speed, stable clock to an internal circuit without adding a test terminal. - 特許庁

ビットエラー率テスト機能が追加されたタイミングコントローラとソースドライバの間のデータ伝送方法及び装置例文帳に追加

DATA TRANSMISSION METHOD AND APPARATUS BETWEEN TIMING CONTROLLER AND SOURCE DRIVER WITH ADDITIONAL BIT ERROR RATE TEST FUNCTION - 特許庁

スキャン設計された回路に対し若干の回路を追加するだけで、バーンインテスト時の適切なストレス印加を自動的に行う。例文帳に追加

To automatically conduct stress impression at the time of burn-in test by adding only a few circuits to a scan-designed circuit. - 特許庁

簡単な回路を追加するのみで実質的に任意の順序で被テスト回路に対するデータの書き込み／読み出し動作を行えるようにする。例文帳に追加

To write and read data to and out of a tested circuit in substantially arbitrary order only by adding a simple circuit. - 特許庁

置換情報記憶部１０は、アセンブリ工程中または工程後に行なったテストに応じて決定された追加置換情報を記録する。例文帳に追加

A replacement information storing section 10 records additional replacement information decided in accordance with a test performed during an assembly process or after the process. - 特許庁

記録時用のゲイン調整において部材追加やテスト書き込みを行う必要のない光ディスク装置を提供する。例文帳に追加

To provide an optical disk device which dispenses with member addition and test writing in gain adjustments for the time of recording. - 特許庁

ブリッジ故障検出用の追加的なテストパタンを用いることなくブリッジ故障の検出を可能とし、また、ブリッジ故障の検出漏れを減らす。例文帳に追加

To detect bridge failure, without having to use additional test pattern for detecting bridge failure and reduce omissions of bridge failure detection. - 特許庁

新たなＡＤ変換回路の追加を行わずに、評価回路のバラツキの影響を受けにくく正確なテストを簡易にかつ高速に行う。例文帳に追加

To easily and rapidly execute a correct test hardly influenced by dispersion of an evaluation circuit without adding a new AD conversion circuit. - 特許庁

それにより、一般に備えられている静電対策保護素子を利用しており、テスト用に新たな素子を追加する必要をなくすことができる。例文帳に追加

By utilizing the antistatic protection element which is generally provided, necessity for a newly additional one for test can be eliminated. - 特許庁

器具の再使用又は追加の使用やテスト使用の期間中、操作データをデータ取得装置に送信する。例文帳に追加

During the period of reuse, additional use, or test use of the instrument, the operation data are sent to a data acquisition device. - 特許庁

これらの追加された命令は従来型ＪＴＡＧ動作を拡張し、高速接続回路のテストを可能とする。例文帳に追加

These additional instructions extends conventional JTAG operation and enables the test of the high speed interconnect circuit. - 特許庁

外部負荷を通信制御回路として入れたテスト手法に関して、追加の遅延素子・遅延回路を必要としない。例文帳に追加

To eliminate the need for an additional delay element or a delay circuit in a test technique in which an external load is a communication control circuit. - 特許庁

従来行っていたトラック中心へのＳＡＴ試験におけるテストパターンの書き込みとその際の書き込みテストによるバーストパターン（Ａ，Ｂパターン）の検査に加え、トラック境界へのテストパターンデータの書込みテストを追加する。例文帳に追加

The writing test of test pattern data on a track boundary is added besides the writing of a test pattern in a SAT test at the track center conventionally performed and the inspection of burst patterns (A, B patterns) by the writing test at that time. - 特許庁

状態遷移にマッピングされた有効テストパターンが生成されたテスト系列にすべて被覆されるまで（ｓｔｅｐ５）、所定の基準に従ってテストパターンを被覆する所定長の状態遷移系列を決定してテスト系列に追加し（ｓｔｅｐ７）Ｘ抽出する操作（ｓｔｅｐ）を繰り返す。例文帳に追加

Until entirely covered with a test pattern with effective test patterns mapped to the state transition (step 5), the operation of determining a state transition series having a predetermined length for covering the test patterns according to a predetermined standard, and of adding them to the test series (step 7) and performing X-extraction (step) is repeated. - 特許庁

従来手法によって生成されたひとつ又は複数のテストケース候補と、入力テスト・ケースの集合から選択されたひとつまたは複数のテストケース候補のうち、最もスコアが高いものを出力テスト・ケースの集合に追加する（７１６）。例文帳に追加

Out of one or a plurality of test case candidates generated by a conventional method and one or a plurality of test case candidates selected from the set of input test cases, test cases having the highest score are added to the set of output test cases (716). - 特許庁

システム全体のテストを行う場合など、テストスイートをさらにグループ化したい場合がありますが、このような場合、TestSuiteインスタンスにはTestSuiteと同じようにTestSuiteを追加する事ができます。例文帳に追加

This is easy, sinceTestSuite instances can be added to a TestSuite just as TestCase instances can be added to a TestSuite: - Python

テスト対象のコードにどんなバグが発見された場合でも、明示的なテスト追加するようにしてください。 そうすることで、将来コードを変更した際にエラーが再発しないようにできます。例文帳に追加

Add an explicit test for any bugs discovered for the tested code. This will make sure that the error does not crop up again if the code is changed in the future. - Python

パターンオブジェクト作成手段１３は、ダミーパタン追加テストパターン８，テスト項目情報４，およびタイミング情報５に基づいてパターンオブジェクト９を作成する。例文帳に追加

A pattern object preparing means 13 prepares a pattern object 9 on the basis of the dummy pattern added test pattern 8, test item information 4, and timing information 5. - 特許庁

複雑で大規模な回路構成を備えて複雑な制御をする必要なく、テスト仕様の変更や追加に対しても柔軟に対応することができる自己診断テスト機能を備えた半導体記憶装置を提供すること例文帳に追加

To provide a semiconductor storage device provided with a self-diagnostic test function that dispenses with complicated control by the arrangement of a complicated and large-scale circuit configuration and can flexibly cope with even revisions and additions of test specifications. - 特許庁

メモリＬＳＩとロジックＬＳＩとを同一のパッケージ内に搭載した半導体装置において、追加するテスト回路の規模を最小限に抑えつつ、メモリＬＳＩとロジックＬＳＩとを同時にテストすること。例文帳に追加

To simultaneously test the memory LSI and logic LSI, while limiting the scale of an additional test circuit to absolute minimum for the semiconductor device mounted, within the same package with the memory LSI and the logic LSI. - 特許庁

読み出し経路にテスト回路を追加することなく、通常読み出しと同じ経路で読み出しテストが可能な不揮発性半導体記憶装置を提供する。例文帳に追加

To provide a nonvolatile semiconductor memory device in which a read test can be performed by the path same as that of normal read without adding a test circuit to a read path. - 特許庁

リダンダンシ回路の使用／未使用をチェックするロールコールテストの他に第２のロールコールテストモードとしてヒューズプログラムチェックモードを追加する。例文帳に追加

In addition to a roll call test for checking whether the redundancy circuit is used/unused, the semiconductor storage device is added with a fuse program check mode as a 2nd roll call test mode. - 特許庁

検証すべき項目２５のうち１チップ検証（ＳＴ１１）において検証していない項目がある場合（ＮＯの場合）、この項目を検証するためのテスト項目をテストベンチ１２に追加する（ＳＴ１３）。例文帳に追加

When unverified items exist in the one chip verification (ST11) among the items 25 to be verified (in the case of NO), test items to verify the items are added to the test bench 12 (ST13). - 特許庁

新たなハードウェアの追加によりＩＣテスト装置の大型化させることなく、低コストで、高速な複数ＤＵＴのフェイルサーチを実行出来るＩＣテストシステムを提供する。例文帳に追加

To provide an IC test system that can execute a low-cost and quick fail search of a plurality of DUTs without enlarging an IC tester owing to new hardware addition. - 特許庁

個別テストパターン作成手段１１は、ＬＳＩピンアサイン情報１に基づいてピン情報テーブル１５を作成し、パターンなし論理ピンに対するパターンを有するパターンデータを共通テストパターン２に対し追加して個別テストパターン７を作成する。例文帳に追加

An individual test pattern preparing means 11 prepares a pin information table 15 on the basis of LSI pin assign information 1 and adds pattern data having a pattern in regard to a no-pattern logic pin to a common test pattern 2 for preparing an individual test pattern 7. - 特許庁

そして、クランプ回路に追加回路２が付加されており、追加回路２は、クランプ回路で生成されるクランプ制御信号に対し、テスト信号中に含まれペデスタル電位より低いスモールステップ信号の悪影響をカバーするカバー処理信号を、時間的，範囲的に付加する。例文帳に追加

An additional circuit 2 attached to the clamp circuit adds a signal for covering adverse effect of a small step signal included in a test signal and lower than the pedestal potential to the clamp control signal being generated from the clamp circuit in time and range. - 特許庁

判断処理９にて属性比較結果８を検索した結果、動作仕様に対するテストプログラムが存在しないと判断され、判断処理１０にてテストプログラムの追加が必要であると判断されたとき、テストプログラムの生成処理１１にて前記動作仕様に対応したテストプログラムを生成してテストプログラム４に付加する。例文帳に追加

The test program complying with the operation specifications by generation processing 11 for the test program is generated to add the test program to the test program 4 when determination is made to the absence of the test program complying with the operation specifications and necessity of the addition of the test program by determination processing 10 after a result is obtained by retrieving the attribute comparison result 8 by determination processing 9. - 特許庁

プログラム実行部１３４は、ウェブブラウザが公開するインタフェースをテスト・プログラムから呼び出させることによりウェブページの動作確認を実行する第１のテスト実行態様と、ウェブページに対し新たに追加した制御コードをテスト・プログラムから呼び出させることによりウェブページの動作確認を実行する第２のテスト実行態様とを含む。例文帳に追加

The program execution part 134 includes: a first test execution mode to execute the operation confirmation of the Web page by making an interface disposed by a Web browser be called from the test program; and a second test execution mode to execute the operation confirmation of the Web page by making a control code newly added to the Web page be called from the test program. - 特許庁

あるいはスキャンテストのキャプチャ動作時にＲＡＭやハードマクロコアのデータ蓄積回路へキャプチャデータを順次蓄積しスキャンテスト後にＬＳＩ外部へ読み出して外部のＬＳＩテスタで期待値照合することでＲＡＭやハードマクロコアのアクセスパスの速度性能やテスト回路追加に伴うチップ面積増加を招くことなく、高い故障検出率のスキャンテスト設計を実現できる。例文帳に追加

Thus, the design of the scan test having a high failure detection rate is realized without increasing the chip area associated with the speed performance of an access path of the RAM or the hard macro core or the addition of a test circuit. - 特許庁

まず、テストデータベースを用意し、単体テストを記述して、タイトルと本文がない投稿をユーザーが作成できないことを確認します。 次に、Post クラスにコードを追加し、ユーザーがタイトルと本文の両フィールドに値を入力していることが求められるようにします。例文帳に追加

First,you prepare the test database and write a unit test to verify that users cannot create a post unless it has a title and a body.Next you add code to the Post class to require that the users provide values for both the title and the body fields. - NetBeans

各種のタイミングのイベントを発生して被試験電子デバイスをテストするためのイベント型半導体テストシステムにおいて、特定のイベントのタイミングデータに追加の遅延時間を挿入する装置および方法を提供する。例文帳に追加

To provide a device and a method for inserting an additional delay time to the timing data of a specific event in an event type semiconductor test system for testing an electronic device to be tested by generating events of various timing. - 特許庁

テスト動作モードでのホールド違反値が通常動作モードでのホールド違反値よりも大きい場合、テスト動作モードでのホールド違反値と通常動作モードでのホールド違反値との差分をマージン値とするホールドマージン制約を追加制約として算出して遅延最適化を行う。例文帳に追加

When a hold violating value in the test operation mode is greater than that in the normal operation mode, delay optimization is performed by calculating hold margin constraints, in which a difference between the hold violating value in the test operation mode and the hold violating value in the normal operation mode becomes a margin value, as an additional constraint. - 特許庁

情報処理装置のプログラムモジュールを交換・追加する場合に、該プログラムモジュールの情報処理装置上でのテストのために、ターゲットモジュールを該情報処理装置に転送する手順がテスト結果に正常・異常終了に係わらず必要となる点を解決すること。例文帳に追加

To solve the problem wherein the replacement/addition of a program module for an information processing apparatus requires the step of transferring a target module to the information processing apparatus in order to test the program module on the information processing apparatus, irrespective of whether the test result is a normal/abnormal end. - 特許庁

高価な装備を使用せずに簡単な回路のみを追加することで、メモリにおける主要部分の遅延をテストすることができ、メモリの開発期間を短縮させるとともに、開発費用を節減させることができるメモリ素子のテスト装置を提供する。例文帳に追加

To provide an apparatus for a memory device by which the delay of a main portion of a memory can be tested by adding only a simple circuit without using any expensive device, a memory development period can be shortened, and development cost can be reduced. - 特許庁

テストケースを追加して操作に結合し、入力を行なったあと、テスターを使用することにより、複合アプリケーションプロジェクトの機能を強化できます。例文帳に追加

You can enhance the Composite Application project by adding test cases, binding to the operation, supplying input, and then using the tester.  - NetBeans

Roman Strobl が、ブレークポイントの追加、テストの実行、局所変数の分析、呼び出しスタックの確認、ウォッチポイントの確認など、NetBeans の Ruby デバッガの機能を紹介します。例文帳に追加

Roman Strobl demonstrates the NetBeans Ruby Debugger features such as adding breakpoints, running tests, analyzing local variables,exploring call stacks, and viewing watches. - NetBeans