「追加テスト」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

さて、関数の要求仕様を変更して、計算に対するテストを追加すると、エラー条件を検出し、関数の途中で処理を戻すようになるかもしれません。例文帳に追加

Now a change in the requirements for the function may add a test to the calculation that detects an error condition and can return prematurely from the function. - Python

その場合、モジュールは既存のテストコードから unittest.TestSuite インスタンスを自動的に構築できる DocTestSuite クラスを提供します。 バージョン 2.3 で 新たに追加 された仕様です。例文帳に追加

If so, that module provides a DocTestSuite class that can automatically buildunittest.TestSuite instances from the existing test code.New in version 2.3.  - Python

バーゼル委員会は、複雑な仕組み商品及びオフバランス関連会社に関して所要自己資本を引き上げ、追加的なストレス・テストを要求し、モニタリングを強化すべき。例文帳に追加

The Basel Committee should raise capital requirements for complex structured credit instruments and off-balance sheet vehicles, require additional stress testing, and enhance their monitoring.  - 財務省

このネットワークテストに使用している冶具サーバを使用し、冶具サーバより装置に搭載されている部品のトレース情報を読み取りトレース情報のデータベースに追加する。例文帳に追加

The trace information of the component mounted on the device is read out by a tool server, using the tool server used in a network text, to be added to the database of the trace information. - 特許庁

半導体不良解析判定表に必要に応じて新しい電気テスト結果の組み合わせを自動的に追加できる半導体不良解析システムを提供する。例文帳に追加

To provide a semiconductor failure analysis system for automatically adding a new combination of electrical test results to a semiconductor failure analysis decision table as needed. - 特許庁

少ないハードウェア追加で高い故障伝播を実現することができ、テスト対象回路の期待値生成をモジュロ回路を使用して行うこと。例文帳に追加

To realize high fault propagation with the addition of a small amount of hardware, and to generate the expectation value of a circuit to be tested using a modulo circuit. - 特許庁

自動音場補正機能を有する信号処理装置について専用インタフェースを追加することなくテスト信号及び集音信号を出力可能にする。例文帳に追加

To output a test signal and a sound collection signal without adding a dedicated interface to a signal processor having an automatic sound field correcting function. - 特許庁

ユーザによるテスト回路の追加を抑制することが可能であり、クロックドメイン毎にスキャンクロックを供給可能な配線構造及び配線方法を提供すること。例文帳に追加

To provide a wiring structure and a wiring method in which the addition of a test circuit by a user can be controlled, and a scan clock can be supplied at each clock domain. - 特許庁

簡単な回路を追加することで、所定のテスト信号を入力すると直ちに検出電圧を測定することできるようにして、検出電圧の測定に要していた測定時間を大幅に短縮することができる電圧検出回路を得る。例文帳に追加

To obtain a voltage detector circuit capable of immediately measuring a detection voltage by adding a simple circuit upon input of a specified test signal, thereby greatly reducing the required time for measuring the detection voltage. - 特許庁

新たな制御信号やバイパス信号線を追加することなく、いずれかのＩＣに故障が発生しても、ＪＴＡＧバウンダリスキャンテストを継続することができるようにする。例文帳に追加

To continue a JTAG (Joint Test Action Group) boundary scan test, even when a failure occurs in some IC, without adding a new control signal or a bypass signal line. - 特許庁

新たな端子を追加せずに、装置内で２つのテスト信号を生成できるようにした二次電池保護用半導体装置、バッテリパック、電子機器の提供。例文帳に追加

To provide a semiconductor device for protecting a secondary battery which can generate two test signals in the device without adding a new terminal, and a battery pack incorporating the same and electronic equipment. - 特許庁

最小限の追加回路でＪＴＡＧ境界スキャン・セルを含む高速相互接続回路テストを可能とする方法および装置を提供することを目的とする。例文帳に追加

and JTAG and to provide a method and an apparatus for enabling to perform high speed test of an interconnect circuit including a JTAG boundary scan cell while minimizing the additional circuit. - 特許庁

構成要素が充足可能である場合、それが別の未テストの構成要素に追加されて、組合せ構成要素が提供され、組合せ構成要素の充足可能性が分析される。例文帳に追加

When the component is satisfiable, it is added to another untested component, and the combined component is provided to be analyzed for the satisfiability. - 特許庁

プログラムメモリを新たに追加すること無く内蔵データ処理装置にテスト用などの新たなプログラムを実行可能なメモリカードを提供する。例文帳に追加

To provide a memory card capable of running a new program for test or the like by a built-in data processor without newly adding a program memory. - 特許庁

過消去されたセルを検出するための別途のテスト時間や、過消去されたセルのしきい値電圧を上がるための追加回路がなくても、過消去の問題を解決できる不揮発性メモリ素子を提供する。例文帳に追加

To provide a nonvolatile memory element capable of solving the problem of an over erase even without an individual test time for sensing the overerased cell and an additional circuit for increasing the threshold voltage of the overerased cell. - 特許庁

インターネット経由で不良情報を入手し、不良情報解析部１−２１で基準データベース１−２４の基準を元に不良情報の形式とテスト項目に追加する不良であるかを解析する。例文帳に追加

Defective information is obtained via the Internet, and a defective information analyzing part 1-21 analyzes whether it is defective enough to be added to the format of defective information and a test item based on the reference of a reference database 1-24. - 特許庁

複数のサーバなどの装置が協調して動作するシステムに新たに追加された装置について、網羅性の高いテストデータを自動的に生成する。例文帳に追加

To automatically generate a test data of high all-inclusion degree, as to a device added newly to a system operated cooperatively with devices such as a plurality of servers. - 特許庁

またゲーテッドクロックの集合であるスキャンテスト制御回路３０００にスキャン電力制御回路３００３を追加し、スキャン電力制御端子つきゲーテッドクロックセルの動作を制御可能にする。例文帳に追加

A scan power control circuit 3003 is added to a scan test control circuit 3000 which is a gathering of gated clocks, allowing the operation of the gated clock cell equipped with the scan power control terminal to be controlled. - 特許庁

本発明に係る画像処理装置は、画像処理に係るアプリケーションの機能を拡張するためのプラグインを追加可能な画像処理装置であって、プラグインが追加される際に、該プラグインの備えるインタフェースに関する仕様が、アプリケーションの要求する該インタフェースに関する仕様と一致するか否かの判定を行うプラグインテスト手段を有することを特徴とする。例文帳に追加

The image processing apparatus, capable of adding plug-in for extending the function of an application relating to image processing, includes a plug-in test means for determining, when adding the plug-in, whether a specification relating to an interface, that the plug-in comprises, matches with specifications relating to the interface that the application requires. - 特許庁

JMeter の外部エディタによってアプリケーションの要求に従ってスクリプトの変更を行うことができます。 負荷テストスクリプトを作成またはプロジェクトに追加した後に、「プロジェクト」ウィンドウでスクリプトを右クリックし「External Edit」を選択すると、外部エディタを起動することができます。例文帳に追加

The JMeter external editor enables you to modify the script according to the needs of your application.After you have created a load testing script or added a script to your project,you can invoke the external editor by right-clicking the script in the Projects window and choosing External Edit.  - NetBeans

アウトラインフォントの輪郭線をさらに画定するために、ベジェ制御点を追加し、ピクセルがアウトラインフォントの輪郭線内に入るかどうか判定するために、インアウトテストを適用することによってアウトラインフォントをレンダリングすること。例文帳に追加

The outline font is rendered by adding Bezier control points, to further define the contour of an outline font and applying an in-out test, to determine if a pixel falls within the contour of an outline font. - 特許庁

外形サイズを配線用遮断器と同サイズに統一した漏電遮断器を対象に、在来製品に標準装備されている各種機能部品，レイアウトを変更せずに、遮断器本体に耐電圧テスト用スイッチを追加装備できるようにする。例文帳に追加

To allow a switch for a withstand voltage test to be additionally installed in an interrupter body for a ground-fault interrupter with an outside size unified into the same size as that a wiring circuit breaker without changing various kinds of functional components regularly installed in a conventional product nor a layout. - 特許庁

スキャンテスト回路は、複数のスキャンセルを有する少なくとも１つのスキャンチェーンを備え、スキャンチェーンは、スキャンシフト動作モードではシリアル・シフトレジスタとして動作し、機能動作モードでは追加回路の少なくとも一部分からの機能データを捕捉するように構成される。例文帳に追加

The scan test circuitry comprises at least one scan chain having a plurality of scan cells, with the scan chain being configured to operate as a serial shift register in a scan shift mode of operation and to capture functional data from at least a portion of the additional circuitry in a functional mode of operation. - 特許庁

光ディスク再生装置１０１は、光ディスク１１１より読み出して実行した制御プログラムに従って、ベンチマークテストプログラムを実行し、光ディスク再生装置１０１自身のパフォーマンスを計測し、その計測結果を追加プログラムの要求とともにサーバ１３１に供給する。例文帳に追加

An optical disk reproducing apparatus 101 executes a bench mark test program according to a control program which is read out from an optical disk 111 and executed, measures performance of the optical disk reproducing itself, and supplies the measured result to a server 131 with an additional program. - 特許庁

次いで、追加の造影剤を注入して末梢脈管構造に検査用ボーラスを通過させ、テスト用ボーラス走行時間を用いて各走査ステーションから、検査用ボーラスがこのステーションに存在するとわかっている間にＭＲデータを取得して、画像分解能を最適化することができる。例文帳に追加

Then, the contrast medium is additionally injected, the bolus for inspection is passed through the peripheral vessel structure 64, the MR data are obtained from each scanning station using the traveling time of the testing bolus while it is known that the bolus for inspection is present in the station, to optimize the image resolution. - 特許庁

追加のプロテアーゼ阻害物質、還元剤、安定剤、および緩衝剤が、興味の対象であるペプチドのレベルについて生物学的液体をサンプリングもしくはテストするための装置、またはそのための方法において、開示された組成物と併用されてもよい。例文帳に追加

Additional protease inhibitors, reducing agents, stabilizers and buffering agents may be combined with the disclosed compositions in devices for sampling or testing biological fluids for levels of peptides of interest, or methods therefor. - 特許庁

デジタル信号のテストパターンをベクタデータＶＤに基づいて発生させるＡＬＰＧ２を備えるメモリテスタの構成に、テスタ内蔵の、または、テスタ外部に設けられたＤＡ変換器４を追加して、ＡＤ変換機能を有するＤＵＴ１００ａの機能の検証を行えるようにする。例文帳に追加

The memory tester provided with an ALPG 2 which generates a test pattern for digital signals based on vector data VD is enabled to verify the function of a DUT 100a having an A/D-converting function by adding a D/A converter 4 to the inside or outside of the tester. - 特許庁

本発明は、安学習支援システムと、統一テストシステムとが設けられた人材育成システムに、教育資料作成システムを追加して、これらの管理情報を人材育成システムで総合して管理しうるようにしたシステムに関する。例文帳に追加

To provide a system that enables a talented person education system to totally manage management system by adding an educational material preparation system to the talented person education system provided with a learning support system and a unified examination system. - 特許庁

ディスク記録及び再生装置を通じて追加余裕空間の拡張モードを運営する時、ＤＭＡ情報を正常に生成または更新しているかを検証するための検証方法及びこれを行うためのテスト装置を提供する。例文帳に追加

To provide a verifying method for verifying whether or not to normally generate or update DMA information in the case of operating the extension mode of an additional extra space through a disk recorder/player, and a test device for performing it. - 特許庁

構成変更を伴うテストを実施する際には、複数の構成バリエーションのうち未処理の構成バリエーションにおいて必要な仮想マシンの台数を特定し、当該仮想マシンの台数を反映させた形で、仮想システムの運用系システムと当該運用系システムに追加すべき仮想マシンとを配備することによって上記未処理の構成バリエーションについてのテスト系システムを構築する。例文帳に追加

When performing the test involving the configuration change, the number of virtual machines required in an unprocessed configuration variation of a plurality of configuration variations is specified, the number of the virtual machines is reflected, the operation system of the virtual system and the virtual machine to be added to the operation system are arranged, and thereby, the test system regarding the unprocessed configuration variation is established. - 特許庁

追加の諸態様によれば、本発明により選択された一組のテストパターンは、モデル公式においてすべての既知の物理及び化学を励起することができ、テストパターンに関するウェーハデータは、モデル公式によって課せられる予測精度の上限を実現する最適パラメータ値に応じたモデル較正を駆動できることを確認する。例文帳に追加

According to additional aspects, the selected set of test patterns is able to excite all the known physics and chemistry in the model formulation, making sure that the wafer data for the test patterns can drive the model calibration to the optimal parameter values that achieve the upper bound of prediction accuracy imposed by the model formulation. - 特許庁

演算解析部３０において動作記述１０内の演算を抽出し、動作合成の際に展開される演算については、展開前の演算に対してテスト容易化するが回路面積を低減できるときは、動作合成の際に展開しないことを指示するパラメータを生成し、テスト容易化構造をＤＦＴライブラリに追加する（３４）。例文帳に追加

An operation analysis part 30 extracts operation in operation description 10, and when the area of the circuit for facilitating a test before development of operation which is developed at the time of operation synthesis can be reduced, generates a parameter for instructing no development for the operation synthesis and adds test facilitating structure to a DFT library (34). - 特許庁

半導体素子の電気テスト結果と不良要因を対応づけした判定表と、その判定表に基づいて半導体素子の不良要因を特定する手段と、不良要因特定の際に判定表に含まれない電気テスト結果の組み合わせが現れた場合にはその組み合わせを自動的に追加する手段とを具備する半導体不良解析システムである。例文帳に追加

An analysis system is provided with a decision table which associates electrical test result of a semiconductor element with a failure factor, a means for specifying the failure factor of the semiconductor element based on the decision table, and a means of automatically adding the combination, when the combination of the electrical test results which are not included in the decision table appears, when the failure factor is specified. - 特許庁

これにより、スピード判定回路120を、BIST回路110を内蔵した半導体集積回路装置に設けることで、新たな外部端子を追加をすることなく、半導体集積回路装置のテストの段階において、メモリ回路100の機能テストと同時に、メモリ回路100のアドレスアクセスタイム性能の合否を判定することができる。例文帳に追加

Therefore, a decision on the result of address access time performance of the memory circuit 100 and a function test of the memory circuit 100 can be simultaneously performed in a test step without adding new external terminals by providing the speed decision circuit 120 in a semiconductor integrated circuit device incorporating the BIST circuit 110. - 特許庁

このテスト用制御回路２０は、定電流２５，２７を追加接続するためのＰチャネルトランジスタ２３，２４と、このＰチャネルトランジスタ２３，２４を、Ｃｏｕｔ端子のハイレベル設定値と、Ｖｓｓ端子より低いレベルのＶ−端子の設定値とに基づきオン制御するための、ヒステリシスインバータ３３とインバータ３４およびＮＡＮＤ素子３５から構成する。例文帳に追加

The test control circuit 20 comprises P channel transistors 23 and 24 for connecting constant currents 25 and 27 additionally, and a hysteresis inverter 33, an inverter 34 and a NAND element 35 performing on control of the P channel transistors 23 and 24 based on a high level set value at Cout terminal and a set value at V-terminal of lower level than the a Vss terminal. - 特許庁

本発明は、タイミングコントローラとソースドライバの間のデータ送受信時のエラー率をリアルタイムに感知するためのビットエラー率テスト（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ Ｔｅｓｔ：ＢＥＲＴ）機能が追加されたタイミングコントローラとソースドライバの間のデータ伝送方法及び装置に関する。例文帳に追加

This invention is related to a data transmission method and apparatus between a timing controller and a source driver, which additionally has a bit error rate test (BERT) function for sensing an error rate in real time when data is transmitted and received between the timing controller and the source driver. - 特許庁

一方、照合処理サーバ１０の照合装置診断ドライバ３は、照合処理装置２０の照合処理サイクルより短いポーリング間隔で、障害データが新たに追加されたか否かを監視し、必要なデータを採取し、照合処理装置において発生した障害のテスト環境を再現可能とする。例文帳に追加

In the meantime, the collation device diagnostic driver 3 of a collation processing server 10 monitors whether or not the fault data are newly added at a polling interval shorter than the collation processing cycle of the collation processor 20 and samples required data, and the test environment of the fault generated in the collation processor can be reproduced. - 特許庁

第１に、テスト信号を入力した場合に、Ｖサグ（垂直サグ）発生が回避されて、誤動作が防止され、第２に、もってセルフクランプ方式のクランプ回路を、問題なく採用でき、第３に、しかもシュミットインバーターの利用により、追加回路の回路面積等にも優れた、映像信号のクランプ回路を提案する。例文帳に追加

To present a video signal clamp circuit in which malfunction is prevented firstly by avoiding generation of V sag (vertical sag) when a test signal is inputted, a self-clamp circuit can be employed with problem secondly, and an additional circuit is excellent in circuit area thirdly through utilization of a Schmidt inverter. - 特許庁

6. 我々は、金融セクター改革を続けることにコミットしている。良い進捗はあったものの、まだ多くの作業が残っている。我々は、流動性基準について合意した観察期間と見直し条項を十分に考慮しつつ、合意した期限内に銀行に対するバーゼルⅢの新たな基準を完全に実施する。同様に、我々は、国際的に整合的かつ無差別な方法で、店頭デリバティブや信用格付会社の格付への依存抑制に関する FSB 提言を実施する。我々は、2011 年の FSB 作業計画において予定されている、システム上重要な金融機関に関し進行中の以下の作業を次回のサミットまでに完了することを期待している：指標となる基準を基にした、FSB 及び各国当局によるグローバルなシステム上の重要性を有する金融機関の決定/より密度の高い監督・監視、クロスボーダーの文脈も含めた実効的な破綻処理能力、各国の状況に応じて追加的な資本賦課・コンティンジェントキャピタル・ベイルイン条項付き債務を含み得る実行可能な選択肢のメニューを通じたより高い損失吸収力のための措置、負担金を含めた各国当局が決定するその他の補完的な措置、を含む包括的かつ多角的な枠組み。当初 G-SIFIs に適用される枠組みに合意したところで、我々は全ての SIFIs をカバーすべく速やかに動く。我々は、BIS、IMF 及び FSB によるマクロ健全性の枠組みについての報告、FSB、IMF 及び世界銀行が各国当局からのインプットを受けてまとめる新興市場・途上国における金融の安定に関する課題についての報告、の 2 つの報告が 10 月の会合までに最終化されることを期待している。我々は、シャドーバンキング及びシャドーバンキングと規制された銀行システムとの相互関係に伴うリスク、とりわけ裁定行為のリスクに実効的に対処するため、FSB が 2011 年半ばまでに策定することになっているシャドーバンキングシステムの規制及び監視に関する提言に期待している。我々は、IOSCO に対し、特に最新の技術発展がもたらすリスクを抑制するために市場の健全性及び効率性を促進する提言を 2011 年半ばまでに策定するよう求める。我々はまた、FSB に対し、FSB のガバナンス、リソース、アウトリーチを強化するための包括的な提言を次回の会合のために提出するよう求める。我々は、ピッツバーグにおいて G20 首脳により合意されたより健全な報酬慣行に関する FSB 原則及び基準を全ての国・地域が完全に実施するよう促し、FSB にこの分野における継続的なモニタリングの実施を求め、残っているギャップを特定するための徹底した第 2 回 FSB ピア・レビューの結果を本年半ばまでに受け取ることを期待している。我々は、OECD、FSB 及びその他関係する国際機関に対し、金融サービス分野における消費者保護についての共通原則を 10 月の会合までに策定するよう求める。我々は、バーゼル委員会の原則に基づく銀行の定期的なストレステストを含む、より実効的な監視・監督にコミットすることを再確認する。例文帳に追加

6. We commit to pursuing the reform of the financial sector. Despite good progress, significant work remains. We will implement fully the Basel III new standards for banks within the agreed timelines while taking due account of the agreed observation periods and review clauses in respect of the liquidity standards. Likewise, we will implement in an internationally consistent and non-discriminatory way the FSB's recommendations on OTC derivatives and on reducing reliance on credit rating agencies' ratings. We look forward to the completion by the next Leaders' Summit of the following ongoing work on systemically important financial institutions as scheduled in the FSB work program for 2011: determination of Global-systemically important financial institutions by FSB and national authorities based on indicative criteria, a comprehensive multi-pronged framework with more intensive supervisory oversight; effective resolution capacity including in a cross-border context; higher loss absorbency measures through a menu of viable alternatives that may include, depending on national circumstances, capital surcharges, contingent capital and bail-in instruments ; and other supplementary requirements as determined by the national authorities including systemic levies. Once the framework initially applicable to G-SIFIs is agreed, we will move expeditiously to cover all SIFIs. We look forward to the reports to be finalized by the BIS, IMF and FSB on macro-prudential frameworks and by the FSB, IMF and World Bank with input of national authorities on financial stability issues in emerging market and developing economies by our October meeting. We look forward to the recommendations that the FSB will prepare by mid-2011 on regulation and oversight of the shadow banking system to efficiently address the risks, notably of arbitrage, associated with shadow banking and its interactions with the regulated banking system. We call on IOSCO to develop by mid-2011 recommendations to promote markets' integrity and efficiency notably to mitigate the risks created by the latest technological developments. We also call on the FSB to bring forward for our next meeting comprehensive proposals to strengthen its governance, resources and outreach. We urge all jurisdictions to fully implement the FSB principles and standards on sounder compensation practices agreed by the G20 Leaders in Pittsburgh and call on the FSB to undertake ongoing monitoring in this area and look forward to receiving the results of a second thorough FSB peer review midyear to identify remaining gaps. We call on the OECD, the FSB and other relevant international organizations to develop common principles on consumer protection in the field of financial services by our October meeting. We reaffirm our commitment to more effective oversight and supervision, including regular stress testing of banks building on the Basel committee's principles.  - 財務省