1016万例文収録!

「電荷領域」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > 電荷領域に関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

電荷領域の部分一致の例文一覧と使い方

該当件数 : 1122



例文

光電変換領域3と、光電変換領域3上に形成された光学的に透明な透明半導体領域24と、透明半導体領域24に形成され光電変換領域3に蓄積された電荷を処理する光学的に透明な処理部Tr1 〜Tr4 とを有して成る.例文帳に追加

The photoelectric transducer is provided with a photoelectric conversion region 3, a transparent semiconductor region 24 which is formed on the photoelectric conversion region 3 and optically transparent, and optically transparent treatment portions Tr1-Tr4 which are formed in the transparent semiconductor region 24 and process charge cumulated on the photoelectric conversion region 3. - 特許庁

機能層のうちの第1ゲート電極に対向する第1領域R1、及び、機能層のうちの第2ゲート電極に対向する第2領域R2の電荷蓄積能は、機能層のうちの第1領域と第2領域との間の第3領域R3とは異なる。例文帳に追加

A first region R1 of the function layer which faces the first gate electrode and a second region R2 of the function layer which faces the second gate electrode are different in charge storage capability from a third region R3 of the function layer which is between the first region and second region. - 特許庁

トランジスタデバイスであって、ソース領域とドレイン領域(SとD)と、前記ソース領域とドレイン領域との間に電荷キャリアのパスを提供するナノチューブ構造体(2と3)と、ゲート領域(4)とを具備するトランジスタデバイス。例文帳に追加

The transistor device includes: a source and a drain (S and D) regions; nano-tube structures (2 and 3) for providing paths of charge carriers between the source region and the drain region; and a gate region (4). - 特許庁

複数の溝を設けた半導体表面上に絶縁ゲート電界効果型トランジスタのソース領域、ドレイン領域、およびチャネル領域がそれぞれ位置され、該チャネル領域上に絶縁層を介して電荷蓄積領域を設けた。例文帳に追加

The source region, drain region and channel region of an insulating gate electric field effect type transistor are respectively positioned on the surface of a semiconductor provided with a plurality of grooves while an electric charge storage region is provided on the channel region through an insulating layer. - 特許庁

例文

上記絶縁層は、シリコン基板1とソース領域10との境界およびシリコン基板1とドレイン領域11との境界を跨ぐように、シリコン基板1とソース領域10に接すると共にシリコン基板1とドレイン領域11に接する固定電荷を含む領域8を有する。例文帳に追加

The insulating layer includes regions 8 containing fixed charge, which adjoin the silicon substrate 1 and the source region 10 and also adjoin the silicon substrate 1 and the drain region 11 in such a fashion as to straddle an interface between the silicon substrate 1 and the source region 10 and an interface between the silicon substrate 1 and the drain region 11. - 特許庁


例文

上記フォトダイオードPDから垂直電荷転送路VCCDの電荷蓄積領域電荷を転送する電荷転送期間に、フォトダイオードPDと垂直電荷転送路VCCDとの間のポテンシャル障壁φ_TG(VM2)を垂直電荷転送路VCCDの隣接する電荷蓄積領域間のポテンシャル障壁φ_VCCD(VL)よりも低くする。例文帳に追加

A potential barrier ϕ_TG(VM2) between the photodiode PD and the vertical charge transfer path VCCD is made lower than a potential barrier ϕ_VCCD(VL) between charge storage regions adjacent to the vertical charge transfer path VCCD for a charge transfer period of time for transferring the charge from the photodiode PD to the charge storage regions of the vertical charge transfer path VCCD. - 特許庁

パラレルHCCD18a,18bは、分岐部17に連接して設けられ、一定方向に順に信号電荷を転送する電荷保持領域を、ポテンシャル障壁を介して複数有し、これらの電荷保持領域のうち、分岐部17に隣接する初端の電荷保持領域のポテンシャル分布が、信号電荷の転送方向に沿って低くなっている。例文帳に追加

The parallel HCCDs 18a and 18b are provided while being connected with the branch unit 17, and have a plurality of charge holding regions where signal charges are transferred in order in a certain direction across a potential barrier, and potential distribution in a charge holding region at a starting end adjacent to the branch unit 17 among the charge holding regions, decreases along the transfer direction of the signal charge. - 特許庁

そして、電荷蓄積部(3)は、電荷蓄積ゲート電極(7)に印加されるピンニング電圧に応答して、電荷蓄積領域の界面をピンニング状態にし、その状態で電荷を保持する。例文帳に追加

The charge storage part (3) makes the interface of the charge storage regions in a pinning state in response to a pining voltage applied to the charge storage gate electrode (7), and then holds the charge in its state. - 特許庁

オーバーフローバリア領域16は、第1電荷障壁部40と、第1電荷障壁部40より信号電荷に対するポテンシャルが高い第2電荷障壁部41とからなる。例文帳に追加

An overflow barrier region 16 consists of a first charge barrier part 40 and a second charge barrier part 41 of which the potential with respect to signal charges is higher than that of the first charge barrier part 40. - 特許庁

例文

これにより、注入電荷によるポテンシャル変化の影響を無視できる領域で、電荷トラップ密度に比例した電荷捕獲率η(=Nσ)または電荷トラップ密度Nを有効に算出することができる。例文帳に追加

As a result, a charge capture rate η(=Nα) proportioned to the charge trap density of the charge trap density N can be effectively calculated at a region where the effect of a change in a potential due to the injected charge can be ignored. - 特許庁

例文

第1電荷読み出し領域151と第2電荷読み出し領域161は、異なる位相で駆動される垂直転送電極111又は112に対応する位置に設けられる。例文帳に追加

A first charge read area 151 and a second charge read area 161 are provided at positions corresponding to vertical transfer electrodes 111 and 112 driven in different phases. - 特許庁

光電変換素子350の電荷読み出し領域と第2光電変換素子360の電荷読み出し領域は、それぞれ、異なる位置関係にある垂直転送電極に対応する位置に設けられる。例文帳に追加

The charge read area of the first photoelectric conversion element 350 and the charge read area of the second photoelectric conversion element 360 are formed at positions corresponding to vertical transfer electrodes having a different positional relationship, respectively. - 特許庁

不揮発性メモリトランジスタは電荷蓄積領域からエレクトロンを放出させる消去処理によって閾値電圧が低くされ、電荷蓄積領域にエレクトロンを注入するプログラム処理によって閾値電圧が高くされる。例文帳に追加

In the nonvolatile memory transistor, threshold voltage is made low by erasure processing to discharge an electron from an electrical charge storage area and the threshold voltage is made high by program processing to inject the electron into the electrical charge storage area. - 特許庁

電極11aおよび11bを介して所定の電界を印加したとき、第1領域12aの誘電体に生じる電荷密度と、第2領域12bの誘電体に生じる電荷密度とは、異なっている。例文帳に追加

When a prescribed electric field is impressed through the electrodes 11a and 11b, the charge density generated at the dielectric of the first area 12a is different from the charge density generated at the dielectric of the second area 12b. - 特許庁

本発明は、結晶性半導体表面の結晶構造に歪みを導入した歪み領域を有し、前記歪み領域から電荷が付与されることを特徴とする電荷付与体を提供することにより前記目的を達成するものである。例文帳に追加

The charge application body has a strain region wherein strain is introduced to a crystal structure of a crystalline semiconductor surface and charge is applied from the strain region. - 特許庁

素子31では、電荷保持部10に保持された電荷の多寡により、ゲート電極3に電圧を印加した際の一方のソース/ドレイン拡散領域から他方のソース/ドレイン拡散領域に流れる電流量を変化させ得る。例文帳に追加

In the element 31, quantity of current flowing from one source/drain diffusion region to the other source/drain diffusion region upon application of a voltage to the gate electrode 3 can be varied depending on the quantity of charges held in the charge holding section 10. - 特許庁

これらの電荷の注入時に、ソース領域8sの電圧Vsを基準にドレイン領域8dに正の電圧Vdを印加し、注入しようとする電荷に応じた極性の電圧Vgをゲート電極4に印加する。例文帳に追加

In the charge injections, a positive voltage Vd is applied to the drain region 8d with the reference of the voltage Vs of the source region 8s and the voltage Vg of a polarity, according to a charge to be injected, is applied to the gate electrode 4. - 特許庁

この複数の半導体層が、2つの半導体層間のヘテロ接合近傍に形成された電荷閉じ込め層(2DEG)が単数の第1領域B、および、電荷閉じ込め層(2DEG)が複数の第2領域Aに区分けされている。例文帳に追加

These semiconductor layers are divided into a first region B comprised one electric charge confinement layer (2DEG) and a second region A comprised a plurality of electric charge confinement layers (2DEG) which are formed adjacent to a hetero junction between two semiconductor layers. - 特許庁

電荷保持部102は、光電変換部とは別の場所で電荷を保持する第1半導体領域であるN型半導体領域110を含んで構成される。例文帳に追加

The charge holding part 102 is constituted including an N-type semiconductor region 110 as a first semiconductor region for holding electric charge at a place different from the photoelectric conversion part. - 特許庁

このとき、電荷蓄積部221が、接触部から導通部を介して、接触領域電荷移動を可能にし、接触領域の静電容量変化を確実に生起させる。例文帳に追加

A charge accumulation unit 221 allows movement of charges in the contact area from the contact portion through a conduction section to surely cause capacitance change in the contact area. - 特許庁

第2読出部122は、第1読出部121により他の画素領域の信号電荷を読み出す時間区間内において、所定の画素領域に含まれる制御用に使用される信号電荷である画素データを1回以上読み出す。例文帳に追加

A second readout part 122 reads pixel data once or more as a signal charge to be used for control, contained in the predetermined pixel region within a time interval for reading out the signal charges in the other pixel region with the first readout part 121. - 特許庁

半導体基板32の裏面側に酸化ハフニウム膜34を形成し、受光部15の電荷蓄積領域41に隣接した厚さが100nm以下の領域33を正電荷蓄積状態に誘電する。例文帳に追加

A hafnium oxide film 34 is formed on a back side of a semiconductor substrate 32, and a region 33 which adjoins a charge storage region 41 of a light reception portion 15 and is100 nm thick is brought into a positive charge-stored state through dielectric effect. - 特許庁

素子分離領域、及びメモリトランジスタと選択トランジスタとの間の絶縁領域中の電荷蓄積層をなくして同部に電荷が注入または蓄積されないようにする。例文帳に追加

In the non-volatile semiconductor memory device, a charge accumulation layer is eliminated from element isolation regions and from an insulation region between a memory transistor and a select transistor to prevent electric charges from being injected and accumulated in these regions. - 特許庁

電荷保持部61、62のナノドット15に保持された電荷の多寡に応じて、ゲート電極13に電圧を印加した際の一方の拡散層領域から他方の拡散層領域に流れる電流量を変化させるようになっている。例文帳に追加

The amount of current flowing from one diffusion layer region to the other diffusion layer region at voltage application to the gate electrode 13 varies, according to the amount of charges held on the nanodot 15 of each charge-holding portion 61, 62. - 特許庁

第1転送電極31を、電荷転送チャネル領域23と共に電荷読出しチャネル領域22に、ゲート絶縁膜Gxを介して対面させる。例文帳に追加

A first transfer electrode 31 is made to face an electric charge reading channel region 22 across a gate insulating film Gx with an electric charge transfer channel region 23. - 特許庁

そして、電荷転送用トランジスタM2をP型ウエル領域52A内に、電荷転送用トランジスタM3をP型ウエル領域52B内に形成する。例文帳に追加

A transistor M2 for charge transfer is formed in the P-type well region 52A, and a transistor M3 for charge transfer is formed inside the P-type well region 52B. - 特許庁

メモリアレイは、半導体基板(30)とゲート絶縁膜(37)と電荷蓄積領域(36)を有し、電荷蓄積領域に対して電子を注入又は放出させて閾値電圧を変更可能な複数のメモリトランジスタ(21)を有する。例文帳に追加

The memory array has a semiconductor substrate 30, a gate insulation film 37, and an electric charge accumulation region 36, and has a plurality of memory transistors in which a threshold value can be changed by injecting or discharging electrons for the electric charge accumulation region. - 特許庁

過剰電荷排出領域は電圧供給部から所定の電圧を受けるので、オーバーフロー成分は過剰電荷排出領域を介して排出される。例文帳に追加

Since the excessive charge exhaust region receives a predetermined voltage from a voltage supply part, an overflow component is exhausted via the excessive charge exhaust region. - 特許庁

本発明は、結晶性半導体表面の結晶構造に歪みを導入した歪み領域を有し、前記歪み領域から電荷が付与されることを特徴とする電荷付与体を提供することにより前記目的を達成するものである。例文帳に追加

Provided is the electric charge donor which has a strained region obtained by introducing strain into the crystal structure of the crystalline semiconductor surface and is characterized in that electric charges are imparted from the strained region. - 特許庁

前記正電荷形成領域および前記負電荷形成領域の各々が、前記反転のための回転軸を含むいかなる平面に対しても、非対称に形成されることによって前記課題を解決する。例文帳に追加

A positive charge forming region and a negative charge forming region in the insulating microparticle are formed asymmetric with respect to any planes including the rotation axes for the inversion. - 特許庁

電荷蓄積層のないチャネル領域12上部のゲート絶縁膜15の実効的酸化膜厚を電荷蓄積層18a、18bの持つ領域のゲート絶縁膜19、20の実効的酸化膜厚より薄くする。例文帳に追加

The effective oxide film thickness of a gate insulating film 15 at the upper part of the channel region 12 without the charge storage layer is made thinner than the effective oxide film thickness of the gate insulating films 19 and 20, in a region with the charge storage layers 18a and 18b. - 特許庁

c軸のこのような配向は、p型領域の縁部内の界面で又はp型領域の縁部で負のシート電荷を作り出し、発光層内の電荷担体に対する障壁をもたらすことができる。例文帳に追加

This orientation of the c-axis creates negative sheet charge at the boundary inside the edge of the p-type region or at the edge of the p-type region, thus providing a barrier against charge carriers in the light-emitting layer. - 特許庁

第1の水平CCD146aは、第1の受光領域140aの電荷を水平方向に転送し、第2の水平CCD146bは、第2の受光領域140bの電荷を水平方向に転送する。例文帳に追加

A first horizontal CCD 146a horizontally transfers the electric charges of the first light receiving region 140a and a second horizontal CCD 146b horizontally transfers the electric charges of the second light receiving region 140b. - 特許庁

不要電荷を掃き出すための回路構成を別途追加することなく、有効画素領域における一部の領域からの必要電荷の読み出し時の水平CCDの駆動周波数を低減できる固体撮像装置を得る。例文帳に追加

To provide a solid imaging device that reduces a horizontal CCD driving frequency generated when a required charge is read from part of a region in an effective pixel region without separately adding a circuit structure for sweeping unnecessary charge. - 特許庁

前記電荷注入層は前記下部電極及び前記素子分離膜を含む表示領域全面に形成されており、前記素子分離膜のテーパー部に、前記電荷注入層の高抵抗領域が形成されていることを特徴とする。例文帳に追加

The charge injection layer is formed throughout a display region including the lower electrode and the element separation film, and a high resistance region of the charge injection layer is formed at a tapered portion of the element separation film. - 特許庁

本発明のリセットトランジスタは、電荷を検出するフローティング拡散領域と、電荷を排出する接合領域と、リセット信号の制御を受けて、前記フローティング拡散領域から前記接合領域への電荷転送を制御するゲートと、該ゲートの下部に統合された電位井戸とを備えることを特徴とする。例文帳に追加

The reset transistor comprises a floating diffusion region for detecting charges, a junction region for discharging the charges, a gate for controlling transfer of charges from the floating diffusion region to the junction region by receiving a reset signal, and a potential well integrated with the lower portion of the gate. - 特許庁

シアン色として適切な色相角を有し、彩度が高く、低明度領域から高明度領域まで幅広い明度領域において高い彩度を発現することのできる静電荷像現像用シアントナーを提供すること。例文帳に追加

To provide a cyan toner for electrostatic charge image development having a suitable hue angle as a cyan color and high chroma saturation and being capable of giving high chroma saturation in a wide luminosity area from a low luminosity area to a high luminosity area. - 特許庁

電荷トラッピング構造を有するメモリセルが、前記メモリセルの基板領域と、前記メモリセルのソース領域または前記メモリセルのドレーン領域のどちらか一方との間の電流を測定することによって、読み出される。例文帳に追加

To read a memory cell having a charge-trapping structure by measuring the current between the substrate area of the memory all and one of the source area and the drain area of the memory cell. - 特許庁

n^+形半導体領域7とn形半導体領域8とp形半導体領域9とから成る半導体基板1の傾斜側面10に、負電荷を有する樹脂から成る保護膜6を形成する。例文帳に追加

A protection film 6 consisting of a resin having negative charge is formed on the oblique side 10 of a semiconductor substrate 1 comprising an n^+-type semiconductor region 7, an n-type semiconductor region 8, and a p-type semiconductor region 9. - 特許庁

第1領域60に隣接した転送電極12−2下に情報電荷が位置するタイミングで、ドレイン領域54に電圧パルスを印加し、分離領域56が形成するポテンシャル障壁を引き下げる。例文帳に追加

A voltage pulse is applied to the drain region 54 in a timing when information electric charges are under a transfer electrode 12-2 adjacent to the first region 60 to lower a potential barrier formed by the isolation region 56. - 特許庁

コンデンサ領域102は、電荷保持部14を含み、フォトダイオード領域101の方形の一辺側に当該辺よりも長い辺を有する領域として配置される。例文帳に追加

The capacitor region 102 includes a charge retention 14, and is arranged on one side of the square of the photo diode region 101 as a region having a side longer than the one side. - 特許庁

この電荷蓄積領域30の存在により、チャネル領域12cとドレイン領域12dとの界面での電界集中が緩和されリーク電流が低減される。例文帳に追加

Due to presence of this charge accumulation region 30, the field concentration is relieved in the interface between the channel region 12c and the drain region 12d and leakage current is reduced. - 特許庁

ゲート絶縁膜内で、局所的にホットエレクトロンが注入される第1記憶領域10a(R1)と第2記憶領域10b(R2)に挟まれて、電荷蓄積手段を有しない第3の領域17(R3)が存在する。例文帳に追加

In the gate insulation film, a third region 17 (R3) having no charge storing means exists between a first memory area 10a (R1) and a second memory area 10b (R2) into which the hot electrons are injected locally. - 特許庁

埋め込まれた導電層(24)は、ソース/ドレイン伸長領域(30)を覆うように配置され、ソース/ドレイン領域(28)直列抵抗を低くすることでソース/ドレイン伸長領域内に電荷を蓄積する。例文帳に追加

The embedded conductive layer (24) is positioned over the source/drain extensions (30) and causes charge to accumulate in the source/drain extensions (30) lowering the series resistance of the source/drain regions (28). - 特許庁

そして、第1および第3の光電変換素子との間に第1の半導体領域と同じ深さの、第1の半導体領域よりも幅が狭い、信号電荷に対して障壁となる第2の半導体領域を有する。例文帳に追加

A second semiconductor region is provided between the first and third photoelectric conversion elements, in a way that it acts as a barrier against signal charges and has identical depth but a width narrower width than that of the first semiconductor region. - 特許庁

不純物拡散層20,21の間に位置するチャネル領域のうち、選択ゲート18により制御され得る領域51とメモリゲート17により制御され得る領域52とにおける不純物の電荷密度が異なる。例文帳に追加

In the channel area between the impurity diffusion layers 20 and 21, charge densities of an area 51 which can be controlled by the selection gate 18 and an area 52 which can be controlled by the memory gate 17 are different from each other. - 特許庁

従来の固体撮像装置では、撮像領域のうち特定領域の信号電荷を高速読出しすることができるが、高速読出しする特定領域を選択することができない。例文帳に追加

To solve the problem that conventional solid-state imaging apparatus can read out signal charges in a specific area out of an imaging area at a high speed but cannot select a specific area in which signal charges should be read out at a high speed. - 特許庁

光電変換領域3が露出している領域において基板1の表面から突出する細長形状を有し細長形状の一部が、ゲートとなる電荷集中領域12である細長部10が形成されている。例文帳に追加

An elongated part 10, which has an elongated shape projecting from a surface of the substrate 1 in a region with the photoelectric conversion region 3 exposed thereto and in which a portion of the elongated shape is a charge concentration region 12 acting as a gate, is formed. - 特許庁

また、p^+型領域5とp^++型領域4との不純物濃度の境界面が、フォトダイオード部を形成するn型不純物領域3の信号電荷読出し部側の境界面と一致しない構造を採用した。例文帳に追加

Further, an impurity concentration interface between the p^+-type region 5 and a p^++-type region 4 has been so structured as not to agree with an interface at a signal charge readout side of an n-type impurity region 3 that forms the photodiode. - 特許庁

例文

高輝度光入射時の光もれの少ないOB領域をもった増幅型固体撮像装置を提供し、また、イメージ領域周辺で発生する偽の電荷によるイメージ領域周辺の信号の持ち上がりを防止する。例文帳に追加

To provide an amplifier type of solid-state image pickup device which has an OB region where there is little light leakage with incidence of a high- brightness light, and prevent the rise of signals in and around an image region which is caused by the fals charge. - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS