「16 ビット」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

下部電極１２と、上部電極１５と、下部電極１２と上部電極１５との間に設けられ、相変化材料を含む記録層１４と、上部電極１５上に直接設けられたビット線１６とを備える。例文帳に追加

The nonvolatile memory element includes a lower electrode 12, an upper electrode 15, a recording layer 14 provided between the lower electrode 12 and the upper electrode 15 and including a phase change material, and bit lines 16 provided directly on the upper electrode 15. - 特許庁

階層符号化器１６は、コーデックデータ取得装置２２からのコーデックデータに基づき、符号化目的に沿った階層のみを、新たに設定されたクロック環境で符号化し、ビットストリームを生成する。例文帳に追加

The hierarchical encoder 16 encodes only the hierarchies along the encoding object on the basis of codec data from the codec data acquisition device under a clock environment newly constructed, to generate a bit stream. - 特許庁

アンド回路１６はシンクフレームごとに、タイミング発生器１４で設定されたウインドウ内にプリピット同期ビットが得られるかどうかを検出する。例文帳に追加

An AND circuit 16 detects whether or not the pre-pit synchronous-bit are obtained in a window set by a timing generator 14 at every synchronous-frame. - 特許庁

ラスターイメージプロセッサ１３では、受信したコマンドを解釈し、コマンドで示される部品のビットマップイメージを画像メモリ１５に展開すると共に、その部品に対する属性情報を属性マップメモリ１６に格納する。例文帳に追加

The raster image processor 13 interprets received commands, develops a bit map image of a part indicated by the commands to an image memory 15, and also stores attribute information on the part into an attribute map memory 16. - 特許庁

データクロッキング回路２０は、それぞれの入来データビット１６を受信し、ミキサ２２に対するローカルオシレータとして働く真−補数ブロック５０，５８を備える。例文帳に追加

The data clocking circuit 20 may comprise true-complement blocks 50, 58 to receive each of incoming data bits 16 and to serve as local oscillators to a mixer 22. - 特許庁

アキュムレータ１６は、その和D17を積算し、その結果得られる和D１７を符号語ｃのパリティビットｐとして、セレクタ１７を介して出力する。例文帳に追加

The accumulator 16 summates the sum D17 and outputs a parity pit D18 obtained as a result as a parity bit p of a code word c via a selector 17. - 特許庁

リフレッシュモード切替回路１６は、内部アドレス信号の情報量を補完する２ビットのアドレス補完信号を受け、第２のリフレッシュ制御信号ＲＥＦ２に基づいてアドレス補完信号の出力を許可又は禁止する。例文帳に追加

The refresh mode switching circuit 16 receives a 2-bit address compensation signal which compensates the information amount of the internal address signal and permits or inhibits the output of the address compensation signal according to a 2nd refresh control signal REF2. - 特許庁

バッファ４１は、ユーザデータフィールドに記述するユーザデータを記憶しており、クロック信号に同期して、ユーザデータを１６ビットずつレジスタ４６に供給する。例文帳に追加

A buffer 41 stores user data to be described in a user data field and supplies the user data to a register 46 for the unit of 16 bits synchronously with a clock signal. - 特許庁

入力オーディオ信号は、Ａ／Ｄ変換器１４でＣＤ用の標本化周波数４４．１KHzの２倍の８８．２ＫＨｚで標本化され、また１６ビット量子化される。例文帳に追加

An audio input signal is sampled by an A/D converter 14 at a sampling frequency of 88.2 kHz, twice as fast as 44.1 kHz for CD, and quantized at 16 bits. - 特許庁

キャリー情報出力回路１６は、この加算時、予め決められた所定の飽和設定ビットでのキャリー発生の有無を飽和処理判定回路１７に出力する。例文帳に追加

At the time of this addition, a carry information output circuit 16 outputs the presence/absence of carry generation in predetermined prescribed saturation setting bits to a saturation processing discriminating circuit 17. - 特許庁

エラー検出回路はこれらのエラー・ビット１２，１４，１６，１８を使用して、キャッシュ行のデータ内にソフト・エラーが起きたかどうかを検出する。例文帳に追加

An error detecting circuit uses these error bits 12, 14, 16, 18 to detect if a soft error occurs within the data of a cache line. - 特許庁

機械に設置したセンサにて検出する運転状態に関するアナログ信号を、ＰＬＣにて１６ビットのデジタル信号の数値情報に変換し、ネットワーク２００を介してサーバ装置４００で適宜取得して格納する。例文帳に追加

Analog signals relating to the operation state detected in a sensor installed in the machine are converted to the numerical information of digital signals of 16 bits in the PLC, appropriately acquired in a server unit 400 through a network and stored. - 特許庁

この検出信号を受けて比較器１５は、再設定用ノイズ検出信号を出力し、ノイズ検出設定レジスタ１６の検出信号用ビットに、’１’が設定される。例文帳に追加

A comparator 15 receives the detection signal and outputs a noise detection signal for resetting, and "1" is set to a detection signal bit of a noise detection setting register 16. - 特許庁

係数発生部１６は、固体撮像素子の各受光ビットでの露光時間Ｔｓ及び混合画素単位数ｍによって決定される所定の係数ｍ・ｋを発生し、乗算器１４に供給する。例文帳に追加

A factor generator 16 generates a prescribed factor m×k that is determined by a mixing pixel unit number m, and an exposure time Ts at each light receiving bit of the solid-state imaging element, which is supplied to a multiplier 14. - 特許庁

ロータリーエンコーダ２１内のカウンタ１６は、位置データの送信周期と同等かそれよれよりも速い周期でアップカウントする８ビットのカウントデータＣＴを出力する。例文帳に追加

A counter 16 in a rotary encoder 21 outputs the count data CT of 8 bits, counting up at a period equal to a transmitting period of a positional data or a period higher than that. - 特許庁

画像圧縮装置１０内に離散コサイン変換（ＤＣＴ演算）部１５、量子化部１６、ビット分離部１７、ゼロラン・グループ部１８、ハフマン符号化部１９を設ける。例文帳に追加

A discrete cosine transformation (DCT operation) part 15, a quantization part 16, a bit separation part 17, a zero run group part 18 and a Huffman encoding part 19 are provided inside this image compression device 10. - 特許庁

記憶装置１６は、編集レイアウトデータＤｅをＲＩＰ展開して得られるビットマップ形式の製版用画像データＤｂ１、すなわち作製されるべき印刷版への画像形成の基になる画像データを格納する。例文帳に追加

A memory device 16 stores image data Db1 for plate making of a bit map system obtained by RIP development of edition layout data De, i.e., the image data which is the basis for image formation to the printing plate to be made. - 特許庁

RGBX生成部１６は、バンド単位の中間コードに基づいて、ＲＧＢ各色のビットイメージデータ及び印刷設定情報を記録した属性データ（Ｘ）を生成する。例文帳に追加

A RGBX generation part 16 generates bit image data for each RGD color and attribute data (X) which record print setting information based on the intermediate code by band. - 特許庁

ナノコイル１６にパルス状の電流（７μＡ程度）を印加すると、量子ドット１３の上方に配置された磁性ナノ粒子１４によって、量子ビット１３に強い磁場（０．５Ｔ程度）を印加することができる。例文帳に追加

When a pulse-shaped current (about 7μA) is applied to the nanocoil 16, the magnetic nanoparticle 14 arranged over the quantum dot 13 can apply a strong magnetic field (about 0. 5T) to the quantum 13. - 特許庁

ＢＩＳＴ回路１は、ＢＩＳＴ制御回路１１と、データ生成回路１２と、タイミングレジスタ１３と、ビット反転回路１４と、アドレス生成回路１５と、制御信号生成回路１６と、結果解析回路１７とを有する。例文帳に追加

A BIST circuit 1 includes a BIST control circuit 11, a data creation circuit 12, a timing register 13, a bits inversion circuit 14, an address creation circuit 15, a control signal creation circuit 16, and a result analysis circuit 17. - 特許庁

伝送路部１６は、多重化されたフレームから情報信号ビットを抽出して、２Ｍｂｐｓのフレーム速度に変換し、タイムスロットＴＳ０に挿入して、伝送路に送出する。例文帳に追加

The transmission line section 16 extracts the information signal bit from the multiplexed frame, converts the transfer rate into a frame rate of 2 Mbps, inserts the resulting frame to a time slot TS0, and transmits the resulting frame to a transmission line. - 特許庁

車上装置１６では、地上装置１１からレール１４に流される緊急停止信号を受信アンテナ１７で受信すると、緊急停止信号の判定ビットを解読して列車１５の減速制御を行う。例文帳に追加

In the onboard device 16, when the emergency stop signal sent through the rail 14 by the ground device 11 is received by a reception antenna 17, a determination bit of the emergency stop signal is decoded and the train 15 is decelerated. - 特許庁

ＡＶビットストリーム解析回路１２が全てのＡＶデータを解析し終えると、シーン記述回路１６は、作成されたイベント管理テーブルを参照し、シーン記述ファイル１８にＢＩＦＳコマンドの記述を追加する。例文帳に追加

When the AV bit stream analyzing circuit 12 finishes analysis of all AV data, the scene describing circuit 16 describes a BIFS command additionally to the scene description file 18 with reference to a generated event management table. - 特許庁

このＣＴＩ用のタイムスロット期間には、インヒビット制御部９３は全トライステートバッファ１６を強制的にハイインピーダンス状態とする。例文帳に追加

In a time slot period for CTI, the inhibit control part 93 forcedly sets the whole tristate buffers 16 in the high impedance state. - 特許庁

スタンプ作成装置３の印刷部１４、スタンプ製版部１６及び発光ユニット１９により変形後のビットデータを製版し、データ変形後の印影画像に対応する印面を印材に形成する。例文帳に追加

Further, a makeup process is performed using the deformed bit data with the help of a printing part 14, a stamp makeup part 16 and a luminescent unit 19, of the stamp making device 3, and a stamping surface corresponding with the imprint image after data transformation, is formed in a printing material. - 特許庁

そして、そのデータを巡回させながら、ＡＬＵ１８のデータシフト機能を利用してビットシフトを施し、ＲＡＭ１６に書き込むためのデータを、次々に生成していく。例文帳に追加

Then, bit shift is applied by utilizing the data shift function of an ALU 18 while circulating these data and data to be written in a RAM 16 are successively generated. - 特許庁

トングビット１６は、アームに対する取付部２０と、該取付部２０の長手方向一端に形成された規制部２２および該規制部２２における取付部２０とは反対面側に突設された把持部２４とから構成される。例文帳に追加

The tong bit 16 is constituted of a mounting part 20 to an arm, a regulating part 22 formed on one end in the longitudinal direction of the mounting part 20, and a gripping part 24 protruded on the opposite face side of the mounting part 20 in the regulating part 22. - 特許庁

ＤＳ0が“Ｌ”の場合には、基準電圧Ｖ2(＝１６×Ｖ1)に基づいて上位ビットＤＡＴ5〜ＤＡＴ8に応じた電荷を蓄積してソースラインＳＬに蓄える。例文帳に追加

When the DS0 is 'L', electric charge corresponding to higher rank bits DAT5-DAT8 is accumulated, based on a reference voltage V2 (=16×V1), and stored in the source line SL. - 特許庁

制御部１６は、ビットマップレートなどの画像の複雑度が最も低い方向を、所定のチャンネルについての最適な受信方向に決定する。例文帳に追加

A control unit 16 decides the direction, in which the complexity of an image, such as bit map rate, is the lowest at the optimum receiving direction for a predetermined channel. - 特許庁

メモリセル２は、ビット線対４・５とワード線３とが交差する位置に設けられ、第１トランジスタ（第１Ｔｒ）６と第２トランジスタ（第２Ｔｒ）１６と磁気抵抗素子７とを含む。例文帳に追加

The memory cell 2 is provided at the position where the bit line pair 4/5 intersect the word line 3 and includes a first transistor (first Tr) 6, a second transistor (second Tr) 16 and a magnetic resistance element 7. - 特許庁

４個の４ビット２値光ヘッダ信号の対の各々は、一方が遅延線１３，１４を経た後にファイバループ１７，１９に入力され、他方が光減衰器１５，１６を経た後にファイバループ１８，２０に入力される。例文帳に追加

One of each pair of the four 4-bit binary light header signals is inputted in fiber loops 17 and 19, after passing through delay lines 13 and 14 and the other is inputted in fiber loops 18 and 20, after passing through optical attenuators 15 and 16. - 特許庁

スクロール動作が実行中の場合、ビットスライス処理ユニット１６がズーム画像を減色し、減色された画像がＬＣＤ制御回路２２によりＬＣＤ２４に印加される。例文帳に追加

When the scrolling is carried on, a bit slice processing unit 16 decreases the colors of the zoom image and the color-decreased image is added to an LCD 24 by an LCD control circuit 22. - 特許庁

データ変換処理部１４は送信データ“１”をビット列“０００１１１”又は“１１１０００”に、送信データ“０”を“１１００１１”又は“００１１００”に変換し、この変換結果をシフトレジスタ１６にセットする。例文帳に追加

A data converting section 14 converts transmission data '1' into a bit sequence '000111' or '111000' and transmission data '0' into a bit sequence '110011' or '001100', and sets conversion results in a shift register 16. - 特許庁

インヒビット制御部９３がＡＮＤゲートを閉じることで、全トライステートバッファ１６を強制的にハイインピーダンス状態に設定可能とする。例文帳に追加

Whole tristate buffers 16 are set forcedly made settable to a high impedance state, by closing an AND gate by an inhibition control part 93. - 特許庁

工具軸１０を、主軸１１と、その前後へ位置変化可能なソケット１２とから構成すると共に、ソケット１２の位置を前後に切り換えることにより、ビット１４とソケット口１６を使用できるようにする。例文帳に追加

A tool shaft 10 is constituted by a main shaft 11 and a socket 12 with a position changeable before/behind the main shaft, and the position of the socket 12 is switched before/behind, so that a bit 14 and a socket port 16 can be used. - 特許庁

ＴＳヘッダ加工部１６は、制御信号ＣＳを参照して、トランスポートストリームＴＳから、Ｉピクチャのペイロードに付加されたＴＳヘッダを特定し、当該ＴＳヘッダ内の予約ビットの値を、０から１に変更する。例文帳に追加

A TS header processing section 16 references the control signal CS to specify a TS header attached to a payload of the I picture from the transport stream TS and revises the value of a reservation bit in the TS header from 0 to 1. - 特許庁

また、基地局から送信されたMCSを指示する信号は、MCS抽出部１６にて抽出され、担当ビット量計算部１１と符号化部１２と変調部１３へ入力される。例文帳に追加

Also, signals instructing an MCS transmitted from the base station are extracted in an MCS extraction part 16 and input to the bit-under-charge amount calculation part 11, a coding part 12 and a modulation part 13. - 特許庁

(４to１６)デコーダ２６は、アドレス信号(ＡO〜Ａ3)の最下位ビットＡOによってＰＮＰトランジスタ２４,２５のオン/オフを制御して、赤色ＬＥＤ２２のラインまたは緑色ＬＥＤ２３のラインを選択する。例文帳に追加

A (4 to 16) decoder 26 controls on/off of the transistors 25 and 26 by the least significant bit A0 of an address signal (A0 to A3) to select the line of the red LED 22 or the line of the green LED 23. - 特許庁

ＡＤＳＬモデム２は、ＡＤＳＬ回線４の線路条件に合った伝送速度でデータ通信を行うものであり、エラー検出部１５、ＡＤＳＬインターフェース部１４及びエラー・ビット制御部１６を備えている。例文帳に追加

The ADSL modem 2 performs data communication at a transmission speed that satisfies a line condition of the ADSL line 4 and is provided with an error detecting part 15, an ADSL interface part 14 and an error bit control part 16. - 特許庁

動画像符号化器１３、及び２値形状符号化器１４からの符号化データは、多重化器１５で多重化され、ビットレート平滑化のためのバッファ１６を介して任意形状符号化データとして端子３から出力される。例文帳に追加

A multiplexer 15 multiplexes encoded data from the moving image encoder 13 and the binary shape encoder 14, and the encoded data are outputted from a terminal 3 as optional shape encoded data through a buffer 16 for bit rate smoothing. - 特許庁

そして、可変電力増幅制御部１６は送信電力制御ビット及び送信電力制御幅に基づいて可変電力増幅器２７ａを制御し、アンテナ１１より出力する送信電力を可変制御する。例文帳に追加

Then a variable power amplification control section 16 controls a variable power amplifier 27a on the basis of the transmission power control bit and the transmission power control width to apply variable control to the transmission power outputted from an antenna 11. - 特許庁

基板およびコネクタでは、１６ビットＤＤＲ−ＳＤＲＡＭでは１６本のデータ線が割り当てられていた箇所に、８本のデータ線が割り当てられる。例文帳に追加

In a substrate and a connector, eight data lines are allocated to a point where 16 data lines are allocated in the case of the 16-bit DDR-SDRAM. - 特許庁

回転シャフト１４を回転させながらビット１５を地面に押接させてオーガスクリュ１６により掘削した土砂をガイド筒１９の排出口２０より筒外へ排出しながら所定深さの開口孔２２を形成する。例文帳に追加

An open hole 22 of prescribed depth is formed while discharging sediment excavated by an auger screw 16 by pressing a bit 15 to the ground while rotating a rotating shaft 14, to the outside of a guide cylinder 19 from a discharge port 20 of the guide cylinder 19. - 特許庁

ボーリングロッド１２に回転と打撃力を付与すると共に押込み力を付与して穿孔ビット１６で地山を穿孔しながら一定の深さまで掘進し、同時にワイヤーロープ２０を穿孔された孔内に順次引き込む。例文帳に追加

Rotation and striking force are imparted to a boring rod 12, also push-in force is imparted, natural ground is excavated to a fixed depth while being drilled by a drilling bit 16, and a wire rope 20 is successively pulled into a drilled hole simultaneously. - 特許庁

シリンダヘッド２０を油圧装置１６内の油圧ジャッキによって下方に押し下げると、カッタアーム１７が押し広がり、カッタビット１８をケーシング管１の内壁に押し付ける。例文帳に追加

When a cylinder head 20 is pushed downward by a hydraulic jack in a hydraulic device 16, a cutter arm 17 is pushed and spread, and a cutter bit 18 is pushed against an inner wall of the casing pipe 1. - 特許庁