「16 ビット」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

ＭＭＲ１にＳｔｏｐ１７スイッチを設け、ＣＰＵ１６がＳｔｏｐスイッチの開放時にＯＮとなる逆接点信号を稼動ビットと、また発信機１５のクロック数を監視周期毎に積算したクロックビットとを含む送信信号をシリアル伝送線４にブロードキャストする。例文帳に追加

An MMR 1 is provided with a Stop 17 switch and a CPU 16 broadcasts to a serial transmission line 4 a transmit signal including operation bits with an inverse contact signal which is turned ON when the Stop switch is opened and clock bits obtained by integrating the number of clocks of a transmitter 15 by monitor cycles. - 特許庁

すると、マルチプレクサ１５は、TIERレジスタ１４のマスタラッチ１６に対して、ＣＰＵ１１によりデータ値が“０”にセットされたビットについてはそのデータ値“０”を出力し、それ以外のビットについてはスレーブラッチ１７の保持データを出力するように選択する。例文帳に追加

Then, a multiplexer 15 selects to output the data value '0' to a master latch 16 of the TIER register 14 with regard to the bits in which the data value is set in '0' by the CPU 11 and to output the hold data of a slave latch 17 with regard to the rest of the bits. - 特許庁

遅延設定レジスタ１６に１ビット又は２ビットの設定値を記憶させ、この設定値に応じて、１／２クロック周期だけ第１のエッジ点を遅延させたり、１／４、２／４、３／４クロック周期だけ第１のエッジ点を遅延させる。例文帳に追加

A setting value in one or two bits is stored to the delay setting register 16, the 1st edge point is delayed by a half clock period in response to this setting value or the 1st edge point is delayed by 1/4, 2/4, or 3/4 clock period. - 特許庁

また，カムボディ１６の移動による慣性力の反力として，インパクト機構部２２には工具先端のビット２８方向に押し出す力が発生し，ビット２８とねじ穴のかん合が深くなるとともにはずされにくくなり，ねじ締めの作業性が良くなる。例文帳に追加

Further, a force to push out in the direction of the bit 28 of a tool tip is generated at the impact mechanism part 22 as a reaction force to an inertia force due to movement of the can body 16, and a fitting between the bit 28 and a thread hole is increased by a force, disengagement hardly occurs, and threading workability is improved. - 特許庁

１６通りの組み合わせを予め設定したテーブルから、２カラム２ビットのプリントバッファデータと２カラム２ビットのマスクデータとに応じた印刷データ（ＳＥＬＤＡＴＡ１及び２）を入手し、このデータにより大ドット及び小ドットのインク吐出の有無を決定する。例文帳に追加

A print data (SELDATA 1 and 2) corresponding to a 2 column 2 bit print buffer data and a 2 column 2 bit mask data is fetched from a table preset with 16 combinations and presence of large dot and small dor ink ejection is determined based on that data. - 特許庁

本発明は、しきい値電圧を表すビットを有する秘密のルート鍵を生成する回路（１２）と、秘密のルート鍵のビット内の誤りを訂正して、訂正された秘密のルート鍵を作成する誤り訂正モジュール（１６）とを備える装置である。例文帳に追加

An apparatus comprises a circuit (12) for generating a secret root key having bits representative of threshold voltages and an error correction module (16) for correcting errors in bits of the secret root key to produce a corrected secret root key. - 特許庁

エラー・ビット制御部１６は、エラー検出部１５で検出されたエラー量と予め設定された規定量とを比較し、エラー量が規定量以上になるとＡＤＳＬインターフェース部１４に対して各トーンのビット数を減らすように要求する機能を有する。例文帳に追加

The error bit control part 16 has a function for comparing an error amount detected by the error detecting part 15 with a preset regulation amount and requesting the ADSL interface part 14 to reduce the number of bits of each bit when the error amount becomes equal to or greater than the regulation amount. - 特許庁

システム１４はハードディスク１５に記録された高解像度の番組データのビットストリームをＭＰＥＧデコーダ１６で低解像度の映像データに変換し、この変換された低解像度の映像データをＭＰＥＧエンコーダ１７でビットストリームに変換してハードディスク１５に保存する。例文帳に追加

An MPEG decoder 16 of a system 14 converts a bit stream of program data with high resolution recorded on a hard disk 15 into video data with low resolution and an MPEG encoder 17 converts the converted video data with low resolution into a bit stream and stores the bit stream on the hard disk 15. - 特許庁

１６ビット数のピクセル・データに応答して６５５３６色の色数での画像表示を行うことができる液晶表示装置は、第１ビット数のピクセル・データに応答して、前記第１色数に等しい６５５３６色での画像表示を行う第１の表示形態を有する。例文帳に追加

The liquid crystal display device capable of displaying a picture in 65,536 colors in response to pixel data of 16 bits has a 1st display mode for displaying a picture in 65,536 colors equal to the 1st number of colors in response to the pixel data of the 1st number of bits. - 特許庁

ハイビット化処理回路２により１６ビットから２４ビットにハイビット化されたＰＣＭオーディオ信号はハイサンプリング処理回路３１〜３ｎによってそれぞれ異なったアルゴリズムでハイサンプリング化された後、ＤＶＤオーディオフォーマット化処理部４によって再生時ユーザが検索可能な形にフォーマット化され、更に変調回路５により変調されて図示しないディスクカッテングマシンへ供給される。例文帳に追加

A PCM audio signal increased from 16 bits to 24 bits in a bit increasing circuit 2 is sampled with respective different algorithm in high sampling circuits 31∼3n, after that, the signal is formatted to a form which a user can retrieve at reproduction by a DVD audio formatting section 4, further, it is modulated in a modulating circuit 5 and supplied to a disk cutting machine not illustrated. - 特許庁

文字を定義するジャバ言語は16ビットであるべきだなどといったいくつかの動きは,昔物語になったが,国際符号化文字集合(UCS)の実現は,まだ揺籃期にある．例文帳に追加

The implementation of UCS is still in its infancy, though some moves, such as the Java language defining a character to be 16 bits, are tale-telling.  - コンピューター用語辞典

スプライス制御器16は、複数の圧縮ビデオ・ストリームから得たパラメータを受け、信号源制御信号により指示されたスプライス点に基づいて、圧縮ビデオ・ストリームの目標ビット・レートを出力する。例文帳に追加

A splice controller 16 receives parameters obtained from a plurality of compression video streams and provides an output of an object bit rate of the compressed video streams based on a splice point instructed by a signal source control signal. - 特許庁

アドレス反転回路16では、アクセス信号24が論理”1”のときアドレス信号28の各ビットを反転して出力し、アクセス信号24が論理”0”のときそのまま出力する。例文帳に追加

An address inversion circuit 16 inverts each bit of the address signal 28 to be outputted when the access signal 24 is "logic" 1, and outputted as it is when the access signal 24 is "logic" 0. - 特許庁

次いで、ボーリングマシン２０に小径のビットを取り付けて、ファンネル１２のパイプ１６の周囲の鉄筋コンクリート床１０をその下端部まで円周状に掘り下げて、パイプ１６を引き抜く。例文帳に追加

A small-diameter bit is fitted to the boring machine 20, the reinforced concrete floor 10 around the pipe 16 of the funnel 12 is dug down into a circumferential shape to its lower end section, and the pipe 16 is extracted. - 特許庁

例えば、１６×１６スイッチへ光信号を伝送するために８つの導波路チャンネルが使用されることによって、１．２８テラビット／ｓｅｃのデータ速度が達成される。例文帳に追加

For example, by using eight waveguide channels for transmitting the optical signals to 16×16 switch, a data speed of 1.28 terabits/sec can be obtained. - 特許庁

別の一例として、デビットカード決済または電子マネー決済の場合、カードを正面側の開口部１６からデータ処理部へ搬送し、データ処理部でのデータ処理後に正面側の開口部１６へ搬送する。例文帳に追加

In another embodiment, in the case of debit card settlement or electronic money settlement, the card is fed from the opening 16 on the front surface side to the data processing part and fed to the opening 16 on the front surface side after the data processing by the data processing part. - 特許庁

本発明は、画像向上(16)のための大域的技法によるアーティファクトが生じないように、デバイスに依存しないビットマップ("DIB")を合体して、印刷ページに描写するための画像にする方法に関連する。例文帳に追加

Concerning this method, device independent bit maps('DIB') are combined so as not to generate the artifact caused by macro engineering for image improvement 16 and made into plane to be plotted on a print page. - 特許庁

ステップ１１０で、加算電力値Ｘが最大値２^mより小さいとき、第２のログテーブル３１ｂを参照して、ビットデータ（Ｒ_4）に基づいて、電力対数データ｛（１６×ｎ）＋（１６×ｒ_4）｝を出力する（ステップ１２１）。例文帳に追加

When the add power value X is less than the maximum value 2m, power logarithmic data {(16×n)+(16×r4)} are outputted based on the bit data (R4) by referring to a second log table 31b (a step 121). - 特許庁

メモリセル(12)の抵抗性クロスポイントアレイ(10)と、複数のワード線(14)と、複数のビット線(16)と、注入電荷増幅器(30)を利用するセンス増幅器(24)とを含むデータ記憶装置(8)が開示される。例文帳に追加

A data storage device (8) including the resistive cross point array (10) of memory cells (12), a plurality of word lines (14), a plurality of bit lines (16), and a sense amplifier (24) which utilizes an injection charge amplifier (30) is disclosed. - 特許庁

複動エアシリンダ12のピストン13の前面にドライバビット14を装着し、背面に六角軸15を装着し、遠心噛合いクラッチ機構のアンビル16の六角孔に六角軸15を嵌合させる。例文帳に追加

A driver bit 14 is mounted on the front of a piston 13 of the double acting air cylinder 12 and a hexagonal shaft 15 is mounted on the back thereof, and the hexagonal shaft 15 is fitted into a hexagonal hole formed in an anvil 16 of the centrifugal claw clutch mechanism. - 特許庁

エアシリンダ12のピストン13の前面にドライバビット14を装着し、背面に六角軸15を装着し、遠心噛合いクラッチ機構のアンビル16の六角孔に六角軸15を嵌合させる。例文帳に追加

A driver bit 14 is mounted on the front of a piston 13 of the air cylinder 12 and a hexagonal shaft 15 is mounted on the back thereof, and the hexagonal shaft 15 is fitted into a hexagonal hole formed in an anvil 16 of the centrifugal claw clutch mechanism. - 特許庁

本発明のメモリセル１２は、ビット・ライン１４と非接触で交叉する金属線１６と、金属線１６とスイッチング素子２０とを接続する第２の配線構造体２４と、を含むように構成されている。例文帳に追加

A memory cell 12 is configured so as to include metal lines 16 intersecting with bit liens 14 in a no-contact manner therewith, and a second wiring structure 24 for connecting the lines 16 to switching elements 20. - 特許庁

STM 側から入力されたATM フレーム・データ100 は、PTY 生成部10とPTY 付与部12によりパリティビットが付加され、DMA コントローラ18の制御によりI/O ポート16およびデータ・バス36を介してRAM20 に転送されRAM20に順番に書き込まれる。例文帳に追加

ATM frame data 100, inputted from the side of STM, are added with a parity bit by a PTY-generating part 10 and a PTY-imparting part 12, transferred via an I/O port 16 and a data bus 36 to a RAM 20 by the control of a DMA controller 18 and successively written on the RAM 20. - 特許庁

エアシリンダ12のピストン13の前面にドライバビット14を装着し、背面に六角軸15を装着し、遠心噛合いクラッチ機構のアンビル16に形成した六角孔に六角軸15を嵌合させる。例文帳に追加

A driver bit 14 is mounted on the front of a piston 13 of the air cylinder 12 and a hexagonal shaft 15 is mounted on the back thereof, and the hexagonal shaft 15 is fitted into a hexagonal hole formed in an anvil 16 of the centrifugal claw clutch mechanism. - 特許庁

量子暗号化部１１は、伝送路を通過する光信号を用いて量子暗号の通信を行い、共有ビット１６を生成し、共通鍵暗号化部１５は、安全性の高い共有ビット１６を鍵として平文を高速に暗号文に暗号化し、または、暗号文を高速に平文に復号する。例文帳に追加

A quantum encryption section 11 uses an optical signal passing through a transmission line to make communication of quantum encryption, and rates a common bit 16, and a common key encryption section 15 uses the common bit 16 having high security for a key to encrypt a plain text into an encrypted text at a high-speed or decrypt an encrypted text into a plain text at a high speed. - 特許庁

虹彩登録装置10は、発光部12が特定の発光パターンで被登録者に照明を当てて撮影部14がその画像を撮影し、虹彩符号化部16がこの画像をビット列へと符号化し、登録データ生成部18がそのビット列と発光パターンIDとからなる登録データを生成し登録データ記憶部20に登録する。例文帳に追加

In the iris registration apparatus 10, a light emission part 12 irradiates a subject in a specific emission pattern, to be imaged by an imaging part 14, an iris coding part 16 encodes the image into a bit string, and a registration data generation part 18 generates registration data containing the bit string and an emission pattern ID and registers it in a registration data storage part 20. - 特許庁

第一のデータ・ストリームが１６：９のアスペクト比のフォーマットであるか否かを決定するために、第一のデータ・ストリームのフラグ・ビットを自動的に調べ、前記ビットが所定の条件を満足する場合、１６：９のアスペクト比のフォーマットで、第一のデータ・ストリームを、コンピュータ・システムの記憶装置に記憶する。例文帳に追加

In order to determine that a first data stream has a 16:9 aspect ratio format or not, a flag bit of the first data stream is automatically investigated and when the bit meets predetermined conditions, the first data stream is captured in a storage device of a computer system in a 16:9 aspect ratio format. - 特許庁

広ダイナミックレンジ撮像装置は、固体撮像デバイス10で生成された１つの画像を表わす高感度の映像信号12をアナログ・ディジタル変換回路16によって10ビットの分解能で量子化し、低感度の映像信号14をアナログ・ディジタル変換回路18によって８ビットの分解能で量子化する。例文帳に追加

The wide dynamic rage image pickup device quantizes a high sensitive video signal 12 expressing an image generated by a solid state image pickup device 10 by 10-bit resolution through an analog/digital(A/D) conversion circuit 16 and quantizes a low sensitive video signal 14 by 8-bit resolution through an A/D conversion circuit 18. - 特許庁

ジャンプ命令を行なったときに発生する１６ビットのアドレス信号Ａ＜１５：０＞をデコーダ２０でデコードし、デコードされた３ビットのデコードデータに応じて外部からの固定データをセレクタ３０で選択してＣＰＵコア１０に入力し、そのＣＰＵコア１０から拡張アドレス信号Ａ＜１７：１６＞を出力する。例文帳に追加

The address signal A <15:0> of 16 bits generated when a jumping instruction is performed is decoded by a decoder 20, fixed data from outside is selected in accordance with a decoded 3-bit decode data by a selector 30 to be inputted to a CPU core 10 to output an extension address signal A<17:16> from the CPU core 10. - 特許庁

スクランブル回路２６にはパスワードを保持した１６ビットレジスタ５１Ａ〜５１Ｄが備えられており、この１６ビットレジスタ５１Ａ〜５１Ｄからセレクタ５３を介してＥＸ−ＯＲ回路５５に対して順次パスワードを供給し、ＥＸ−ＯＲ回路５５でパスワードと記録データ又は読出データとの排他的論理和を求めて、スクランブルの設定及び解除を行うことができるようにした。例文帳に追加

The scramble circuit 26 is provided with 16 bit registers 51A-51D holding a password, a password is successively supplied to exclusive-OR circuit 55 from this 16 bit registers 51A-51D through a selector 53, exclusive-OR of a password and recording data or read-out data is obtained by the exclusive-OR circuit 55, and setting and releasing scramble can be performed. - 特許庁

さらに、階調データレジスタ回路１４と階調電圧セレクタ回路１８との間に設けられ、テストモード時において、両回路間に設けられたビット線に含まれる少なくとも一部の複数ビット線を共通ノードを介して互いに接続し、この共通ノードを流れる電流値に基づいて故障検出を行うテスト回路１６を備える。例文帳に追加

The display driver further includes a test circuit 16 that is provided between the gradation data register circuit 14 and the gradation voltage selector circuit 18, the test circuit 16 connecting at least a part of a plurality of bit lines among bit lines provided between both of the circuits through a common node in a test mode, so as to perform failure detection based on a value of current that flows in the common node. - 特許庁

このUARTモジュールの主要な機能領域は、シリアル通信チャネル、ボーレート生成用の16ビットカウンタ、内部チャネル制御ロジック、および割込み制御ロジックである。例文帳に追加

The main functional areas of the UART module are serial communication channel, 16-bit counter for baud rate generation, internal channel control logic, and interrupt control logic.  - コンピューター用語辞典

直交振幅変調(QAM)は,位相と振幅の組合せがそれぞれ16個の4ビットパターンの1つを表しているアナログ信号内のディジタルデータをコード化する方式である．例文帳に追加

QAM is a method for encoding digital data in an analog signal in which each combination of phase and amplitude represents one of sixteen four bit patterns.  - コンピューター用語辞典

Unicode への変換にアルゴリズム的変換をすればよい文字セットがある(特に ISO-8859-1)一方、一般的には変換テーブルが必要であり、16 ビットコードの場合はこのテーブルはかなり大きなものとなる。例文帳に追加

While there are algorithmic conversions from some character sets (esp.  - JM

複雑な操作のうちいくつかはサンプル幅が 16 ビットのデータに対してのみ働きますが、それ以外は常にサンプル幅を操作のパラメタとして (バイト単位で) 渡します。 このモジュールでは以下の変数と関数を定義しています:例文帳に追加

A few of the more complicated operations only take 16-bit samples,otherwise the sample size (in bytes) is always a parameter of theoperation.The module defines the following variables and functions:  - Python

2バイトの行列形式のインデックスでなく線形インデックスで定義されたフォントに対しては、各XChar2b構造体は最上位バイトが byte1 である16ビットの数として解釈される。例文帳に追加

For fonts defined with linear indexing rather than 2-byte matrix indexing, each XChar2b structure is interpreted as a 16-bit number with byte1 as the most significant byte. - XFree86

言い替えれば、クライアントのメモリ中では、スキャンラインの先頭は次のスキャンラインの先頭とこのビット数の整数倍だけ離れている。例文帳に追加

Specifies the quantum of a scanline (8, 16, or 32).In other words, the start of one scanline is separated in client memory from the start of the next scanline by an integer multiple of this many bits. bytes_per_line - XFree86

2バイトの行列形式のインデックスではなく、線形インデックスで定義されたフォントについては、各XChar2b 構造体は byte1 が最上位バイトである16ビットの数と解釈される。例文帳に追加

For fonts defined with linear indexing rather than 2-byte matrix indexing, each XChar2b structure is interpreted asa 16-bit number with byte1 as the most significant byte. - XFree86

グローバルゲイン見積もり部１６は、正規化係数及び指定されたビットレートに基づいて全周波数帯域の周波数スペクトルを量子化する量子化ステップサイズを見積もる。例文帳に追加

A global gain estimating part 16 estimates a quantization step size for quantizing the frequency spectrum of the whole frequency band based on a normalizing factor and a designated bit rate. - 特許庁

この画像フォーマットに対応するフォントやビットマップを、ＯＳＤプレーンメモリ１９に展開し、混合回路１６で、ビデオ信号に合成する。例文帳に追加

The front and bitmap corresponding to the image format are expanded in an OSD plane memory 19 and a mixture circuit 16 put them together into a video signal. - 特許庁

このとき、ラスタライザ１４は入力したオブジェクトデータの属性を表す属性情報を生成したビットマップイメージの各画素に対応付けて属性マップメモリ１６に格納する。例文帳に追加

In such a case, the rasterizer 14 makes attribute information representing the attribute of the inputted object data correspond to each pixel of the generated bitmap image and stores it in an attribute map memory 16. - 特許庁

セレクタ１７は、信号処理回路１５からの１ビットデジタル信号Ｄ_Sとミュート信号発生部１６からのミュート信号Ｄ_Mとを選択的に切り換える。例文帳に追加

A sector 17 switches selectively a one bit digital signal Ds from a signal processing circuit 15 or a mute signal DM from a mute signal generating section 16. - 特許庁

コンパレータ７４からは交流電源に同期した５０Ｈｚのパルス信号が出力され、このパルス信号によって１６ビットカウンタ７５がカウントアップする。例文帳に追加

A pulse signal of 50 Hz synchronized with the AC power source is output from the comparator 74, and a 16 bit counter 75 is counted up by the pulse signal. - 特許庁

ローカルセンス活性化回路１６によりダミービット線からの出力に応じて、センスアンプを活性化するアレイ制御信号が信号配線ＬＳＡを介してセンスアンプに伝送される。例文帳に追加

An array control signal activating the sense amplifier is transmitted to the sense amplifier through a signal wiring LSA in accordance with output from the dummy bit line by a local sense activating circuit 16. - 特許庁

グローバルワードドライバＧ１６によって、グローバルワード線ＨＷＤ＜０＞が「Ｌ」レベルとなると、ローカルセンスアンプＳＡ１＜０＞は、グローバルビット線対ＨＢＴ，ＨＢＴＣの駆動を停止する。例文帳に追加

When the global word driver HWD<0> becomes the level "L" by the global word driver 16, the local sense amplifier SA1<0> halts driving of the global bit line pair HBT, HBTC. - 特許庁