「Bit data」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索

To increase variation rate of bit line amplitude by reducing interference between bit lines at the time of read-out of memory cell data in a static type semiconductor memory.例文帳に追加

スタティック型半導体記憶装置においてメモリセルデータ読出時のビット線間干渉を低減し、ビット線振幅の変化速度を高速化する。 - 特許庁

To provide a circuit inputting the two system of 10 bit parallel data to an LSI which uses 8 bit parallel input as basic.例文帳に追加

本発明は、８ビットパラレル入力を基本としたＬＳＩに１０ビットパラレルデータを２系統入力させることができる回路を提供する。 - 特許庁

By precharging and amplifying the data by a read bit line unit, a read bit line load is reduced to realize high-speed reading.例文帳に追加

また、読出ビット線単位でプリチャージおよびデータ増幅を行うことにより読出ビット線負荷を軽減して高速読出を実現することができる。 - 特許庁

An adjustment value change circuit 23 compares the code bit of the fixed decimal point data stored in a buffer 14 and the most significant bit of the integer part.例文帳に追加

調整値変更回路２３は、バッファ１４に格納された固定小数点データの符号ビットと整数部の最上位ビットとを比較する。 - 特許庁

A bit line character string preparing means 112 prepares the bit line character string of a byte array or a word array concerning inputted barcode data.例文帳に追加

ビットライン文字列作成手段１１２は、入力されたバーコードデータについてバイト配列あるいはワード配列のビットライン文字列を作成する。 - 特許庁

The arbiter 2 performs control so that two data lines 201 and 202 can be operated as 32-bit PCI bus and 64-bit PCI bus.例文帳に追加

アービタ２は２本のデータ線２０１，２０２が３２ビットＰＣＩバス及び６４ビットＰＣＩバスとして動作することができるようにコントロールする。 - 特許庁

To reduce a degree of deterioration in a moving image while maintaining a bit rate of data obtained by encoding the moving image lower than or equal to a predetermined bit rate.例文帳に追加

動画像の符号化により得られるデータのビットレートを所定のビットレート以下に保ちつつ動画像の劣化の度合いを小さくする。 - 特許庁

A noise adding circuit 34 adds noise data to 8-bit video data inputted to an input terminal T1, and a discarding circuit 36 discards low-order bits, so that 6-bit video data are outputted.例文帳に追加

入力端子Ｔ１へ入力された８ビットの映像データは、ノイズ付加回路３４によりノイズデータが加算されると共に、切り捨て回路３６により下位ビットが切り捨てられ、６ビットの映像データとして出力される。 - 特許庁

Data of the character area, figure area, and photograph area are processed by a character recognition part 125, a vector conversion part 124, and a bit-map processing part 123 to obtain character codes, vector data, and bit-map data.例文帳に追加

文字領域、図形領域および写真領域のデータは、文字認識部１２５、ベクタ変換部１２４、およびビットマップ処理部１２３によって処理され、それぞれ文字コード、ベクタデータ、およびビットマップデータとして取得される。 - 特許庁

An encode circuit 3 receives fault bit data fail [0] to fail [7], encodes fault bit data fail [7:0] of these 8 bits, and outputs successively decoded data ef [3:0] of 4 bits (the number of compressed bits).例文帳に追加

エンコード回路３は故障ビットデータｆａｉｌ［０］〜ｆａｉｌ［７］を受け、これら８ビットの故障ビットデータｆａｉｌ［７：０］をエンコードして４ビット（圧縮ビット数）の符号化データｅｆ［３：０］を順次出力する。 - 特許庁

To provide an information processor for suppressing a bit error in an address caused by the delay of address data, and for preventing the damage of data due to a data write error even when the bit error occurs in an address.例文帳に追加

アドレスデータの遅延等に起因して生じるアドレスのビット化け箇所を抑制するとともに、仮にアドレスのビット化け生じてもデータの書き込みミスによるデータの破損を防止できる情報処理装置を提供する。 - 特許庁

When data is written, one bit line BLXn is connected to one data bus DBX through transistors 41 and 42, and the other bit line BLZn is connected to the other data bus DBZ through transistors 43 and 44.例文帳に追加

データ書き込み時に、トランジスタ４１，４２を介して、一方のデータバスＤＢＸに一方のビット線ＢＬＸｎが接続され、トランジスタ４３，４４を介して、他方のデータバスＤＢＺに他方のビット線ＢＬＺｎが接続される。 - 特許庁

A writing side data width converter 3 converts 12-bit pixel data for four pixels output from the A/D converter 2 into three 16-bit data, which are then written on the semiconductor memory 5 via a memory control part 6.例文帳に追加

書き込み側データ幅変換器３は、Ａ／Ｄ変換器２から出力される４画素分の１２ｂｉｔ画素データを３つの１６ｂｉｔデータに変換し、メモリ制御部６を介して半導体メモリ５に書き込む。 - 特許庁

In each wireless tag has unique individual data which is obtained by converting original individual data into a Q-bit data with increased bit width so that proportions of "1" and "0" are significantly different from each other by P bits (Q>P).例文帳に追加

各無線タグは、当初の個別データのＰビット毎に、変換後において、「１」及び「０」の割合が偏るようにＱ（Ｑ＞Ｐ）ビットに変換されたビット幅拡張後の個別データを固有な個別データとしている。 - 特許庁

For example, since access can be simultaneously made to 4 bites (an oblique line part) with a third bit as the forefront from a start of reception, even if the minimum unit of the data treated by the transmitter is 8 bits, the data can be transferred in the 32-bit width of the data bus.例文帳に追加

例えば、受信開始から３バイト目を先頭とする４バイト（斜線部）に同時にアクセスし得るので、送信元が扱うデータの最小単位が８ビットであっても、データバスの３２ビット幅で転送が行える。 - 特許庁

A data converter 27 is accessible in a bit parallel word serial format from a data bus 26 side, and is constituted of a plurality of basic data converters accessible in the bit serial word parallel format from an internal bus 25 side.例文帳に追加

データ変換器２７は、データバス２６側からビットパラレル・ワードシリアル形式でアクセス可能であり、内部バス２５側からビットシリアル・ワードパラレル形式でアクセス可能な複数面の基本データ変換器によって構成される。 - 特許庁

An error detection parity to be used for the error detection of each data code word is assigned in association with each data code word, and the bit number of the error detection parity is smaller than the bit number of the data code word.例文帳に追加

そして、データコードワード毎に対応付けて、各データコードワードの誤り検出に用いる誤り検出用パリティが付されており、且つ、誤り検出用パリティのビット数がデータコードワードのビット数よりも少なくなっている。 - 特許庁

Image data to be written in the image memory 4 is image data of CMYK color components after halftone processing and has the bit width shorter than the bit width Z of image data to be inputted to the color display device 7.例文帳に追加

画像メモリ４に書き込まれる画像データは、中間調処理後のＣＭＹＫ各色成分の画像データであり、そのビット幅はカラー表示装置７に入力すべき画像データのビット幅Ｚよりも小さい。 - 特許庁

Further, test output data having the bit length of the divided data bit width, are read out simultaneously from the plurality of semiconductor storage devices to decide the quality by comparing these data.例文帳に追加

さらに、同時に複数の半導体記憶装置からデータビット幅を分割したビット長のテスト出力データの読み出しを行い、それらのデータを比較して良否判定を行うことが可能な構成とするものである。 - 特許庁

A transmitter 10 transmits measuring data D1 of one frame for measuring a communication speed at a receiving side, which includes a start bit to be attached to the front of data and a stop bit to be attached to the end of the data.例文帳に追加

送信装置１０は、データの先頭に付加されるスタートビット及びデータの最後に付加されるストップビットを含み、受信側で通信速度を測定するための１フレームの測定用データＤ１を送信する。 - 特許庁

The (i)-th color component gamma correcting circuit generates (j)-bit converted gradation data so that one of the 2^j kinds of reference voltages to which the (ki)-bit gradation data are allocated is a data voltage.例文帳に追加

第ｉの色成分用ガンマ補正回路が、ｋｉビットの階調データが割り当てられた前記２^ｊ種類の基準電圧のいずれかがデータ電圧となるように、ｊビットの前記変換後階調データを生成する。 - 特許庁

In a display circuit, one second is added to the time converted and outputted by the decoding circuit, and the time is displayed on the slave timepiece simultaneously with the detection of the leading time data bit of the next time code data by the leading time data bit detection circuit.例文帳に追加

表示回路では、解読回路で変換し出された時刻に１秒足し、先端時刻データビット検出回路で次の時刻コードデータの先端時刻データビットの検出と同時に子時計に時刻を表示する。 - 特許庁

When receiving communication data from the data terminal device 3, a control part 25 detects the start bit of the communication data, measures the communication speed from a bit width (time), and displays the measured communication speed at a display part 23.例文帳に追加

制御部２５は、データ端末装置３から通信データを受信すると、通信データのスタートビットを検出してビット幅（時間）から通信速度を測定し、測定した通信速度を表示部２３に表示する。 - 特許庁

A bit inversion circuit being a component of the error correction circuit 5 inverts each bit of the input information data on the basis of the error correction data generated by the error correction data generating circuit to correct an error.例文帳に追加

誤り訂正回路５を構成するビット反転回路は、上記誤り訂データ生成正回路が生成した誤り訂正データにもとづいて入力情報データの各ビットを反転させ、誤り訂正を行う。 - 特許庁

Subsequently, a difference between data, which are N-bit data, of REG1 and that of REG2 is calculated, while a code is outputted from a sign terminal, and an absolute value of the difference is passed through a decoder to be converted into N' bit data to be inputted into an LUT1.例文帳に追加

次に、ＲＥＧ１およびＲＥＧ２のデータ（いずれもＮビットのデータ）の差を計算し、符号をｓｉｇｎ端子から出力し、差の絶対値をデコーダを通してＮ’ビットにしてＬＵＴ１に入力する。 - 特許庁

To provide a method of measuring bit rate presented to a schedule data having guarantee bit rate, relating to the schedule data which is transmitted by a user equipment on at least one separate uplink data channel by way of C-RNC.例文帳に追加

ユーザ機器によりＣ−ＲＮＣを介して少なくとも一つの個別アップリンクデータチャネルで送信されるスケジュールデータであって保証ビットレートを有するスケジュールデータに提供されるビットレートの測定を行う方法。 - 特許庁

A reading side data width converter 4 converts the three 16-bit data output from the semiconductor memory 5 via the memory control part 6 into 12-bit pixel data for four pixels, which is then supplied to an interface 7.例文帳に追加

読み出し側データ幅変換器４は、半導体メモリ５からメモリ制御部６を介して出力される３つの１６ｂｉｔデータを４画素分の１２ｂｉｔ画素データに変換してインターフェース７に供給する。 - 特許庁

The control bit is a bit showing the control of data transmission corresponding to the execution possibility of the data input processing to a device executing accelerator processing, accelerator processing, output processing of processing data and the pipeline processing of them.例文帳に追加

制御ビットはアクセラレータ処理を実行するデバイスへのデータ入力処理、アクセラレータ処理、及び処理データの出力処理、これらのパイプライン処理の実行可能性に応じたデータ転送の制御を示すビットである。 - 特許庁

Output grayscale data Dout in which a grayscale data d lines in a serial form, is inputted to a bit shift circuit 210; and when a shift instruction signal SCTL is inputted, each grayscale data is bit shifted to a lower side.例文帳に追加

ビットシフト回路２１０には、階調データｄがシリアル形式に連なってなる出力階調データＤｏｕｔが入力され、シフト指示信号ＳＣＴＬが入力された場合、各階調データを下位側にビットシフトする。 - 特許庁

This controller generates a full bit clock (c) within the word clock (b) of digital data (PCM digital data (a)) and performs setting so as to turn the time required for comparing preset digital data and the bit clock within one conversion cycle of the word clock to pulse width modulation output.例文帳に追加

デジタルデータのワードクロック内においてフルビットクロックを生成し、ワードクロック１変換周期内にプリセットデジタルデータとビットクロック比較することで要した時間がパルス幅変調出力となるよう設定した。 - 特許庁

The FIFO memory 13 for input and the FIFO memory 14 for output have the function of controlling the bit length of data to be stored, according to the bit length of an input data.例文帳に追加

入力用ＦＩＦＯメモリ１３及び出力用ＦＩＦＯメモリ１４は、入力されたデータのビット長に応じて格納するデータのビット長を制御する機能を有している。 - 特許庁

A compression/expansion section outputs sequentially and repetitively 8-bit luminance data Y by two blocks and color difference data Cb, Cr in 8-bit by one block (A), to a buffer memory section.例文帳に追加

圧縮／伸長部より２ブロック分の８ビットの輝度データＹ、１ブロック分の８ビットの色差データＣｂ，Ｃｒをこの順に繰り返し出力させ（図３Ａ）、バッファメモリ部に供給する。 - 特許庁

When the LCD 5 has specifications such that the 9-bit image data are inputted from input terminals F7 to F15, the 9-bit image data are outputted from output terminals E7 to E15.例文帳に追加

ＬＣＤ５が入力端子Ｆ７〜Ｆ１５から９ビットの画像データを入力する仕様である場合には、９ビットの画像データを出力端子Ｅ７〜Ｅ１５から出力する。 - 特許庁

The display layer (102) includes a plurality of information storage elements (26) that express the value of at least one data bit, and the appearance of each information storage element (26) varies depending on the value of the data bit.例文帳に追加

表示層(102)は、少なくとも１データビットの値を表現する複数の情報記憶要素(26)を含み、情報記憶要素(26)のそれぞれの外観はデータビットの値により異なる。 - 特許庁

An input I/F 12 outputs control data, which are used to detect the standard of a bit stream BS on the basis of data set to the header of each frame of the bit stream BS, to a processor 13.例文帳に追加

入力Ｉ／Ｆ１２はビットストリームＢＳの各フレームのヘッダにセットされたデータに基づいてＢＳの規格を検出するための制御データをプロセッサ１３へ出力する。 - 特許庁

An image processing section 20 converts 8-bit (256 gradations) image data Da from a reading section 10 to 2-bit (4 gradations) image data Db and outputs to a writing section 30.例文帳に追加

読み取り処理部１０からの８ビット（２５６階調）の画像データＤａを画像処理部２０は、２ビット（４階調）の画像データＤｂに変換して書き込み処理部３０に出力する。 - 特許庁

Original one-bit data are converted into an optical signal of a 2-bit data pair to be transmitted at a transfer rate being two times as fast as a USB transfer rate in the order of D+ and D- signals or in a reverse order.例文帳に追加

ＵＳＢ転送レートの２倍の転送レートで、Ｄ＋，Ｄ−信号の順に、またはその逆に、本来１ビットのデータを２ビットデータ対として光信号に変換して伝送する。 - 特許庁

At the time of data holding mode, a mode is shifted from a state in which data is stored with one bit/one cell at the time of normal operation mode to a twin cell mode in which information is stored with one bit/two cells.例文帳に追加

データ保持モード時においては、通常動作モード時に１ビット／１セルでデータを記憶している状態から１ビット／２セルで情報を記憶するツインセルモードに移行する。 - 特許庁

The emission intensity of each division pixel is weighted; each bit data of video data is written in each division pixel; and emission intensity corresponding to each weighted bit is generated in each division pixel.例文帳に追加

各分割画素の発光強度に重み付けし、映像データの各ビットデータを各分割画素に書き込み、各分割画素において、各ビットの重みに対応した発光強度を生成する。 - 特許庁

The write module 42 receives write control data Z to save predetermined bit data in the nonprogrammed OTP memory cell of the OTP memory line 431 corresponding to the enabled bit.例文帳に追加

書き込みモジュール４２は書き込み制御データＺを受信し、イネーブルとされたビットに対応するＯＴＰメモリ行４３１のプログラムされていないＯＴＰメモリセルに所定のビットデータを保存する。 - 特許庁

A server 1 writes a first data in which a first value is set to a specific bit and a second data in which a second value different from the first value is set to a specific bit in a DIMM 4.例文帳に追加

サーバ１が、特定のビットに第１の値が設定された第１のデータと、特定のビットに第１の値とは異なる第２の値が設定された第２のデータをＤＩＭＭ４に書き込む。 - 特許庁

In case that the information of the bit rows D7-D0 is, for example, sound PCM data or image data or the like, the error of the least significant bit does not have large influence upon the quality of the information.例文帳に追加

ビット列Ｄ７〜Ｄ０の情報が例えば音声ＰＣＭデータや画像データ等である場合、下位ビットの誤りは情報の品質にそれほど大きな影響を与えない。 - 特許庁

The memory management part 21 sets the update start bit to be data '0' before a start of block update processing, and sets the update end bit to be data '0' after an end of the block update processing.例文帳に追加

メモリ管理部２１はブロック更新処理の開始前に更新開始ビットをデータ’０’に設定し、ブロック更新処理の終了後に更新終了ビットをデータ’０’に設定する。 - 特許庁

A memory cell array 1 includes an area having first memory cells holding N bit data, and an area having second memory cells holding M bit (M is a natural number below N) data.例文帳に追加

メモリセルアレイ１は、Ｎビットのデータを保持する第１のメモリセルを有する領域と、Ｍビット（ＭはＮ未満の自然数）のデータを保持する第２のメモリセルを有する領域を含む。 - 特許庁

Then, the feedback register feeds back an output bit to an input to agitate data, and the dynamic linear feedback shift register feeds back the output bit to an input to agitate the data.例文帳に追加

次に、フィードバックレジスタが出力ビットを入力にフィードバックしてデータの攪拌処理を行い、動的線形フィードバックシフトレジスタが出力ビットを入力にフィードバックしてデータの攪拌処理を行う。 - 特許庁