「CMOS structure」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a compact three-dimensional ferroelectric capacitor structure which can be manufactured efficiently, utilizing a manufacturing process which fits with conventional CMOS processing techniques.例文帳に追加

従来のＣＭＯＳ処理技術に適合する製造プロセスを利用して効率よく製作することが可能なコンパクトな３次元強誘電体コンデンサ構造を提供する。 - 特許庁

To provide a bipolar transistor with a protruberant extrinsic self-aligned base that uses a selective epitaxial growth for BICMOS integration, and to provide a high-performance BiCMOS structure with minimum process complexity, without having to sacrifice the performances of either the bipolar transistors or CMOS devices.例文帳に追加

ＢＩＣＭＯＳ統合のために選択的エピタキシャル成長を用いる、隆起した外因性自己整合型ベースを有するバイポーラ・トランジスタを提供する。 - 特許庁

The structure can be made into an integrated circuit by the CMOS technology but no limited to the integrated circuit, and applicable to a high-voltage display driver circuit as applications of battery drive.例文帳に追加

前記構造はＣＭＯＳ技術により集積化でき、かつ、それに限定されるものではないが、バッテリー駆動の応用として高電圧表示ドライバー回路に適用できる。 - 特許庁

A frequency synthesizer suited to integration in a low-voltage digital CMOS process controls a VCO using a double loop structure including an analog loop and a digital loop.例文帳に追加

低電圧デジタルＣＭＯＳプロセスにおける集積に適した周波数シンセサイザが、アナログループ及びデジタルループを有する２重ループ構造を用いたＶＣＯを制御する。 - 特許庁

In the production method, while forming an active CMOS element on a first silicon substrate, an SiGe superlattice structure is formed on a second SOI (Si-on-insulator) substrate.例文帳に追加

上記製造方法では、第１のシリコン基板に能動ＣＭＯＳ素子を形成するとともに、第２のＳＯＩ（Si-on-insulator）基板上にＳｉＧｅ超格子構造を形成する。 - 特許庁

To provide a range finding circuit using a CMOS structure for detecting weak range finding signals without impairing the stability of the circuit, thus determining the distance to the subject of range finding which is located farther away.例文帳に追加

回路の安定性を損なわず微弱測距信号を検出し、より遠方の測距対象物の距離が得られるＣＭＯＳ構造を用いた測距回路を提供する。 - 特許庁

To provide a manufacturing method of an SOI type integrated circuit structure, which can manufacture an MOS element and a CMOS element at a low cost, and has structure and function capable of overcoming defects which the conventional SOI type integrated circuit structure has.例文帳に追加

ＭＯＳ素子やＣＭＯＳ素子を経済的に製造でき、かつ従来のＳＯＩ型集積回路構造が抱える欠点を克服できるような構造上および機能上の特徴を有するＳＯＩ型集積回路構造の製造方法を提供する。 - 特許庁

To provide a solid state image sensor, represented by a CMOS image sensor, which allows for microfabrication of pixels and a high aperture ratio by employing a backside light-receiving structure.例文帳に追加

ＣＭＯＳイメージセンサに代表される固体撮像素子において、裏面受光構造を採ることにより、画素の微細化および高開口率化を可能とした固体撮像素子を提供する。 - 特許庁

To make the operation of a CMOS circuit fast by forming respective TFTs in LDD structure, to individually optimize electric characteristics, and to improve display quality and so on.例文帳に追加

各ＴＦＴをＬＤＤ構造とすることによってＣＭＯＳ回路における動作を高速化し、電気的特性を個別的に最適化し、表示品質の向上などを図ること。 - 特許庁

To provide a CMOS image sensor having low noises and high accuracy by realizing a structure, in which the substrate bias effect of a transistor for an amplifier is inhibited, in a small region.例文帳に追加

アンプ用トランジスタの基板バイアス効果を抑制する構造を小さい領域内で実現できるようにし、それにより低雑音で高精細のＣＭＯＳイメージセンサを提供する。 - 特許庁

To reduce a leak current at an emitter/base junction and base resistance in a bipolar transistor which is suited for constructing an integrated circuit along with a CMOS type transistor of an LDD (Lightly Doped Drain) structure.例文帳に追加

ＬＤＤ構造のＣＭＯＳ型トランジスタと共に集積回路を構成するに好適なバイポーラトランジスタにおいて、エミッタ−ベース間接合リーク電流及びベース抵抗を低減する。 - 特許庁

To provide a solid state image element represented by a CMOS image sensor which can have fine pixels and a high aperture rate by employing a rear-side light-receiving structure.例文帳に追加

ＣＭＯＳイメージセンサに代表される固体撮像素子において、裏面受光構造を採ることにより、画素の微細化および高開口率化を可能とした固体撮像素子を提供する。 - 特許庁

In the data communication device such as a reader/writer, or the like which has a CMOS structure, drains of two MOSs on the CMOS side of a semiconductor circuit serve as outputs, and a diode is located in the drain output of the MOS connected to a power supply to prevent the flowing of a current into the semiconductor circuit side from the antenna-connected circuit side.例文帳に追加

ＣＭＯＳ構造を持つリーダ／ライタ等のデータ通信装置において、半導体回路のＣＭＯＳ側の２つのＭＯＳの各ドレインをそれぞれ出力部とするとともに、電源接続ＭＯＳのドレイン出力にアンテナ接続回路側から半導体回路側への電流の流入を防止するダイオードを配置した。 - 特許庁

To provide a CMOS-based 'active pixel sensor' structure, which is capable of independent electronic shutter operation with the emission speed of electric charges being stored in a photodetector kept at optimal level.例文帳に追加

フォトディテクタ内に蓄えられた電荷の放出速度を最適にした状態で、独立した電子的シャッタ動作を行うことができるＣＭＯＳベースの「アクティブな画素センサ」構造が必要である。 - 特許庁

To prevent dispersion in the threshold voltage of an MOS transistor which is to be caused by outward diffusion of impurities in polycrystalline silicon, generated in the manufacturing process of a semiconductor device having a CMOS structure.例文帳に追加

ＣＭＯＳ構造の半導体装置の製造工程において生じる、多結晶シリコン中の不純物の外方拡散が要因とされるＭＯＳトランジスタでのしきい値電圧のばらつきを防止する。 - 特許庁

To provide an MEMS device in which incident light is stably modulated and to provide a method of manufacturing MEMS device by which an MEMS structure body is manufactured by using a CMOS manufacturing process.例文帳に追加

入射光の変調を安定して行うことができるＭＥＭＳデバイスと、ＣＭＯＳ製造プロセスを用いて、ＭＥＭＳ構造体を製造できるＭＥＭＳデバイスの製造方法を提供する。 - 特許庁

To enable the charge in a photodiode layer at low voltage to be read out even if a surface shield structure is adopted in a CMOS image sensor.例文帳に追加

本発明は、ＣＭＯＳイメージセンサにおいて、サーフェスシールド構造を採用する場合にも、フォトダイオード層内の電荷を低い電圧で読み出すことができるようにすることを最も主要な特徴とする。 - 特許庁

To provide a structure capable of forming an SRAM of a high-resistance element type on an SOI wafer, without causing the area to increase by a process having affinity with conventional CMOS processes, and to provide a manufacturing method therefor.例文帳に追加

ＳＯＩウエハ上に、従来のＣＭＯＳプロセスと親和性のよいプロセスで、面積を増大させることなく、高抵抗素子タイプのＳＲＡＭの構造及びその製造方法を提供する。 - 特許庁

To provide a wiring structure in which delay in wiring is improved and in which a low power consumption and a high speed are made compatible, by a method wherein the circuit layout and the wiring structure of a conventional CMOS logic circuit are not changed and the lamination constitution of a wiring layer is not changed.例文帳に追加

従来のＣＭＯＳ論理回路の回路レイアウトおよび配線構造の大幅な変更、および配線層の積層構成の変更を伴わずに、配線遅延を改善し低消費電力化と高速化を両立させる配線構造を提供する。 - 特許庁

The first common gate 10G is in a polymetal electrode structure in a first CMOS inverter 10, but in the second CMOS inverter 20, a gate insulating film 32 and a gate lower layer 33 are broken and a bimetal layer 34 and a gate upper layer 35 are electrically connected to a contact area 21dc of the p-type drain diffusion layer 21d.例文帳に追加

第１共有ゲート１０Ｇは、第１のＣＭＯＳインバータ１０においてはポリメタル電極構造であり、第２のＣＭＯＳインバータ２０においては、ゲート絶縁膜３２及びゲート下部層３３が途切れ、バリアメタル層３４及びゲート上部層３５がｐ型ドレイン拡散層２１ｄのコンタクト領域２１ｄｃと電気的に接続している。 - 特許庁

To provide a manufacturing method of a semiconductor device whereby gate electrode of a P-channel MOS transistor is restrained from being depleted and the punch-through of impurities is also suppressed in a CMOS transistor having a dual gate structure.例文帳に追加

デュアルゲート構造のＣＭＯＳトランジスタにおいて、ＰチャネルＭＯＳトランジスタのゲート電極の空乏化を抑制すると共に、不純物の突き抜けを抑制した半導体装置の製造方法を提供する。 - 特許庁

An accelerated electron detector includes an array of monolithic sensors in a CMOS structure, each sensor including a substrate (10), an epi layer (11), a p+ well (12) and n+ wells (13) which are separated from the p+ well (12) by the epi layer (11).例文帳に追加

加速電子検出器はＣＭＯＳ構造のモノリシックセンサのアレイを備え、各センサは基板（１０）と、エピ層（１１）と、ｐ＋ウェル（１２）と、エピ層（１１）によってｐ＋ウェル（１２）から分離されたｎ＋ウェル（１３）とを含む。 - 特許庁

To provide a method for manufacturing a semiconductor device, wherein an etching height is not varied by a change in an etching speed due to ion implantation to an element isolation insulating film when forming a CMOS having an STI type element isolation structure.例文帳に追加

ＳＴＩ型の素子分離構造を有するＣＭＯＳを形成する際、素子分離絶縁膜がイオン注入を受けて、エッチング速度の変化により、高さが異ならない半導体装置の製造方法を提供する。 - 特許庁

The semiconductor has a structure in which a bias voltage is applied to a channel area in synchronization with switching of an input signal Vin to a gate G between a pMOSFET 10 and nMOSFET 20 of a CMOS invertor 1.例文帳に追加

ＣＭＯＳインバータ１のｐＭＯＳＦＥＴ１０およびｎＭＯＳＦＥＴ２０をそれぞれ、ゲートＧへの入力信号Ｖｉｎの切替えに同期してチャネル領域にバイアス電圧が印加される構造とする。 - 特許庁

To solve a problem that since the driving voltage of an avalanche photodiode (APD) is as high as 100-300V, reliable isolation is required for fabricating a single chip CMOS FET and the element structure is complicated significantly.例文帳に追加

ＡＰＤの駆動電圧は１００Ｖ〜３００Ｖ程度の高電圧であるため、ＣＭＯＳ ＦＥＴと１チップ化するためには、素子分離をしっかり行わなければならず、素子構造が非常に複雑になる。 - 特許庁

To provide a semiconductor device adopting the structure of a CMOS transistor in which the occupying area planely overlapped with wirings for connecting an n^+-type active region to a p^+-type active region and a gate electrode.例文帳に追加

Ｎ＋活性領域とＰ＋活性領域とを接続する配線とゲート電極とを平面的にオーバラップさせ占有面積を減少させた、ＣＭＯＳトランジスタの構造を採用した半導体装置を提供する。 - 特許庁

The CMOS image sensor includes a semiconductor structure supplied by a series of processes, an insulating film 34 which is formed on the semiconductor structure and has a trench 35, and a convex color filter pattern 36A which is formed on the insulating film 34 and covers the trench 35.例文帳に追加

一連の工程により提供される半導体構造体と、前記半導体構造体上に形成され、トレンチ（ｔｒｅｎｃｈ）部３５を有している絶縁膜３４と、前記絶縁膜上に形成され、前記トレンチ部を覆っている凸面形状のカラーフィルタパターン３６Ａとを含んでなる。 - 特許庁

The electrostatic-discharge protecting structure for use of a CMOS device having a pMOS transistor and an nMOS transistor contains an electrostatic trigger structure that uniformly triggers both outputs of the pMOS transistor and the nMOS transistor, to protect the device from both positive and negative electrostatic discharge situations.例文帳に追加

ｐＭＯＳトランジスタおよびｎＭＯＳトランジスタを有するＣＭＯＳデバイス使用のための静電気放電保護構造は、ｐＭＯＳトランジスタおよびｎＭＯＳトランジスタ両出力を均一にトリガする静電気トリガ構造を含み、正および負の静電気放電状態の両方から保護する。 - 特許庁

To provide a BiCDMOS structure implementing all of a DMOS (doubly diffused metal oxide silicon) power circuit, a CMOS (complementary metal oxide silicon) digital logic circuit and a complementary bipolar analog circuit on a single integrated circuit chip and a method of manufacturing the same.例文帳に追加

ＤＭＯＳ電力回路、ＣＭＯＳデジタル論理回路、及びコンプリメンタリバイポーラアナログ回路の全てを単一の集積化された回路チップ上に実現するＢｉＣＤＭＯＳ構造及びその製造方法を提供する。 - 特許庁

To provide a manufacturing method of a solid-state imaging element and a solid-state imaging element capable of achieving pixel miniaturization and a higher aperture ratio by applying a rear-surface light receiving structure to a solid-state imaging element represented by a CMOS image sensor.例文帳に追加

ＣＭＯＳイメージセンサに代表される固体撮像素子において、裏面受光構造を採ることにより、画素の微細化および高開口率化を可能とした固体撮像素子の製造方法および固体撮像素子を提供する。 - 特許庁

To provide a CMOS device having a laminated spacer structure in which a SAC technique is applied, where a short circuit is prevented from occurring between a source and a drain, and the current drive performance of an n-channel MISFET is kept well balanced with that of a p-channel MISFET.例文帳に追加

ＳＡＣ技術を適用した積層スペーサ構造のＣＭＯＳデバイスにおいて、ソース、ドレイン間のショート等を防ぎ、さらにｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴとの電流駆動能力のバランスを確保する。 - 特許庁

In the semiconductor device having a CMOS structure formed of a first conductive type MOS transistor and a second conductive type MOS transistor, a conductive region for supplying potential to a first conductive well from a rear face is formed.例文帳に追加

第１の導電型ＭＯＳトランジスタと第２の導電型ＭＯＳトランジスタからなるＣＭＯＳ構造を有する半導体装置において、裏面より第１の導電型ウェルに電位を供給するための導電性領域を形成する。 - 特許庁

To provide a CMOS image sensor using a practical pin photodiode and a charge transfer transistor, and to provide a gate structure of the charge transfer transistor having high charge transfer efficiency, excellent blooming control and low dark current.例文帳に追加

実用的なピンフォトダイオード及び電荷転送トランジスタを用いるＣＭＯＳイメージセンサを提供し、高い電荷転送効率、優れたブルーミング制御、及び低い暗電流を有する電荷転送トランジスタのゲート構造を提供すること。 - 特許庁

To secure a sufficient exposure time by creating a quick action through reducing restrictions exerted on the exposure time before realizing an entire-screen simultaneous shutter function using a solid-state image sensor which has a device structure as a CMOS solid-state image sensor.例文帳に追加

ＣＭＯＳ型固体撮像素子のような素子構造を有する固体撮像素子を用いて全画面同時シャッタ機能を実現する場合に、露光時間が受ける制約を軽減し、迅速な動作で十分な露光時間を確保する。 - 特許庁

To realize a high performance CMOS transistor which uses a multilayer substrate having a structure laminated by an SiGe layer and an Si layer on the surface of an Si substrate.例文帳に追加

本発明は、Ｓｉ基板の表面にＳｉＧｅ層とＳｉ層とが積層されてなる構造の積層基板を用いたＣＭＯＳトランジスタにおいて、より高性能化を図ることができるようにすることを最も主要な特徴としている。 - 特許庁

In a CMOS image sensor composed by arranging a plurality of pixels having a waveguide structure, the waveguide structure is such that the center O of the waveguide 40 is shifted from a main light beam (optical axis R) passing through the center Q of the microlens 42 in a direction in which an area where the waveguide 40 and the area of a light receiving sensor part 32 overlap is increased.例文帳に追加

導波路構造を有する画素が複数配置されてなるＣＭＯＳイメージセンサにおいて、導波路４０の中心Ｏがマイクロレンズ４２の中心Ｑを通る主光線（光軸Ｒ）に対して導波路４０と受光センサ部３２の領域とが重なる面積が大きくなる方向にずれた導波路構造とする。 - 特許庁

To provide a microminiature structure that is formed on a semiconductor substrate on which fine working to be concrete by KOH circumstantially by wet chemical etching, is performed, by a CMOS technique in a field of microminiature structures.例文帳に追加

本発明は超小型構造の分野に関し、詳細には湿式化学エッチングによる微細加工、具体的にはＫＯＨによる微細加工を受ける予定の半導体基板上にＣＭＯＳ技術を介して形成された超小型構造に関する。 - 特許庁

To propose an electrode structure for a semiconductor device capable of stably forming a metal silicide layer near a boundary between an NMOS region and a PMOS region, in a CMOS equipped with both of an NMOS transistor and a PMOS transistor.例文帳に追加

ＮＭＯＳトランジスタとＰＭＯＳトランジスタとの双方を備えるＣＭＯＳにおいて、ＮＭＯＳ領域とＰＭＯＳ領域との境界部分付近にも、安定して金属シリサイド層を形成することができる半導体装置の電極構造を提案する。 - 特許庁

To secure a sufficient exposure time through a quick action by reducing the restriction to the exposure time at the time of realizing a whole-picture simultaneous shuttering function by using a solid-state image pickup element having such an element structure as that of a CMOS solid-state image pickup element.例文帳に追加

ＣＭＯＳ型固体撮像素子のような素子構造を有する固体撮像素子を用いて全画面同時シャッタ機能を実現する場合に、露光時間が受ける制約を軽減し、迅速な動作で十分な露光時間を確保する。 - 特許庁

To provide a semiconductor device having an Si/SiGe gate electrode structure having appropriately controlled Ge concentration distribution and shape each in a pMOS and an nMOS suited for a fined CMOS semiconductor device.例文帳に追加

微細化されたＣＭＯＳ半導体装置に適したｐＭＯＳとｎＭＯＳにおいてそれぞれ適切に制御されたＧｅ濃度分布及び形状を有するＳｉ／ＳｉＧｅゲート電極構造を備えた半導体装置を提供することである。 - 特許庁

A CMOS operational amplifier 100 has a structure in which a first amplifier circuit part APA and a second amplifier circuit part APB are connected in parallel between a first input terminal Ti1, a second input terminal Ti2, and an output terminal Tout.例文帳に追加

ＣＭＯＳ演算増幅器１００は、第１の増幅回路部ＡＰＡと、第２の増幅回路部ＡＰＢが第１の入力端子Ｔｉ１及び第２の入力端子Ｔｉ２と、出力端子Ｔｏｕｔとの間に、並列に接続された構成を有している。 - 特許庁

As a result, phosphorus can be prevented from permeating into an N-well 10 in the PMOS region, so that dispersion in the threshold voltage of a PMOS transistor to be formed is prevented and manufacture of a semiconductor device having CMOS structure containing MOS transistors of uniform characteristics can be realized.例文帳に追加

これにより、リンがｐＭＯＳ領域のｎウェル１０に入り込むことが防止でき、形成するｐＭＯＳトランジスタのしいき値電圧のばらつきを防止し、均一な特性のＭＯＳトランジスタを含むＣＭＯＳ構造の半導体装置の製造が実現できる。 - 特許庁

In a CMOS imaging sensor with a structure having four pixels per cell, a signal of pixel to be read this time via the amplifier transistor is read, and charge that has been accumulated in the pixel to be read next time is transferred and a signal is made to be read via the amplifier transistor.例文帳に追加

４画素１セル構造のＣＭＯＳイメージセンサにおいて、アンプトランジスタを介して今回読み出される画素の信号を読み出すとともに、次回に読み出される画素に蓄積された電荷を転送し、アンプトランジスタを介して信号を読み出せるようにする。 - 特許庁

To promote alignment on the same chip as for a general integrated circuit manufactured in the manufacturing process for the CMOS in order to have a horizontal structure in addition to a high breakdown voltage, high output current, and fast working speed in a power MOS transistor.例文帳に追加

パワーＭＯＳトランジスタにおいて、高い降伏電圧、高い出力電流および高速の動作速度を備えるのみならず、水平構造を備えるために、ＣＭＯＳの製造工程で製作された一般的な集積回路と同一のチップ上に整合させる。 - 特許庁

To actualize a nonvolatile semiconductor memory element having a cell structure of one layer of polysilicon which is manufactured using a standard CMOS process, and to provide a nonvolatile semiconductor memory device which is reduced in mounting area by efficient arrangement and improved in reliability of storage maintenance.例文帳に追加

標準ＣＭＯＳプロセスを用いて製造できる１層ポリシリコンのセル構造の半導体メモリ素子を実現すると共に、効率的な配置により実装面積を小さくし、記憶保持の信頼性を向上させた不揮発性半導体メモリ装置を提供する。 - 特許庁