「CMP process」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

This method includes steps of providing a semiconductor substrate 11 having a metallic pattern 12 having different pattern densities thereon, depositing a porous oxide film 14 on the entire surface of the substrate so as to cover the metallic pattern 12, subjecting the surface of the porous oxide film to a plasma process, and polishing the film 14 subjected to the plasma process in a CMP process.例文帳に追加

本発明は、異なるパターン密度に金属パターン１２が形成された半導体基板１１を提供する段階、前記金属パターン１２を覆うように、前記半導体基板の全面上に多孔性の酸化膜１４を蒸着する段階、前記多孔性の酸化膜の表面をプラズマ処理する段階、及び前記プラズマ処理した多孔性の酸化膜１４をＣＭＰ工程にて研磨する段階を含む。 - 特許庁

This production method for semiconductor device is provided with a process for forming trenches 1a and 1b on a silicon substrate 1, a process for depositing silicon oxide films 5 inside these trenches and on the silicon substrate by CVD utilizing silanol reaction, and a process for filling the trenches with the silicon oxide films by polishing and removing the silicon oxide film 5 existent on the silicon substrate by CMP.例文帳に追加

本発明に係る半導体装置の製造方法は、シリコン基板１にトレンチ１ａ，１ｂを形成する工程と、このトレンチ内及びシリコン基板上にシラノール化反応を利用したＣＶＤによりシリコン酸化膜５を堆積する工程と、シリコン基板上に存在するシリコン酸化膜５をＣＭＰによって研磨除去することにより、上記トレンチ内にシリコン酸化膜を充填する工程と、を具備する。 - 特許庁

To provide a chemical mechanical polishing slurry composition which is particularly useful for a chemical mechanical polishing (CMP) process of a STI (shallow-trench isolation) process forming a semiconductor multilayer structure, minimizes the occurrence of fine scratches, and has a high polishing selection rate of an oxide film to a nitride film.例文帳に追加

半導体多層構造を形成するためのＳＴＩ(Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ)工程の化学的機械的研磨(Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ)工程に特に有用であり、微細スクラッチの発生を最小化し、酸化膜と窒化膜の研磨選択比が高い化学的機械的研磨スラリー組成物を提供する。 - 特許庁

Surface of a copper film 3 is changed to cuprous oxide (Cu_2O)5 insoluble to water by polishing the wafer surface by using a cleaning agent having pH adjusted to 7-12 immediately after a barrier metal film polishing process in the Cu-CMP process when copper interconnections are formed, and an antioxidation film 6 is formed by making an oxidation inhibitor adhere to the surface of Cu_2O5.例文帳に追加

銅配線形成時のＣｕ−ＣＭＰ工程におけるバリアメタル膜研磨工程直後に、ｐＨを７〜１２に調整した洗浄剤を用いてウエハ表面を研磨することで、銅膜３表面を水に不溶な酸化第一銅（Ｃｕ_２Ｏ）５に変化させると共に、Ｃｕ_２Ｏ５表面に酸化防止剤を付着させて酸化防止膜６を形成する。 - 特許庁

To provide compositions for abrasion which is applicable to the process of forming a floating gate in a flash memory, and suitable for a CMP process in which a protrusion on a polysilicon film is flattened and polishing is stopped before exposing a ground.例文帳に追加

フラッシュメモリーにおけるフローティングゲート形成工程などに適用可能な、ポリシリコン膜の凸部を研磨して平坦化し、下地を露出する前に研磨を停止するＣＭＰ工程に適した、研磨用組成物を提供するものであり、これにより、優れた平坦性と残膜厚制御性が得られるため、半導体素子の歩留まり、信頼性の向上が可能となる。 - 特許庁

To provide an abrasive composition for the CMP (chemical mechanical polishing) process which improves the problem of causing defects by damaging the surface of a material to be processed and leaving the abrasive and an abrasive residue on the surface of the processed material even after washing and to improve the filtering characteristics of the recovered composition.例文帳に追加

被加工物の表面に傷を生じたり、洗浄後も被加工物表面に研磨材や研磨屑が残存し、欠陥の原因となる問題の改良及び回収組成物の濾過性を改良するＣＭＰプロセス用研磨組成物を提供する。 - 特許庁

In a plurality of lots of which one lot is constituted of a plurality of wafers, CMP process is carried out for Δt(n) time to all of a plurality of wafers constituting an n-th lot, and a removal amount ΔToxP(n) of a polishing film on the wafer is obtained.例文帳に追加

１ロットが複数枚のウェーハより構成される複数のロットのうちで、ｎ番目のロットを構成する複数枚のウェーハに対して全てΔｔ（ｎ）時間の間ＣＭＰ工程を行い、前記ウェーハ上の被研磨膜の除去量ΔＴｏｘＰ（ｎ）を求める。 - 特許庁

To prevent excessive polishing (dishing) of a large-area pattern from occurring at polishing of a metal film, when in a process for manufacturing a semiconductor device, the metal film formed on an insulating film comprising a groove is polished by CMP method to form a damascene wiring.例文帳に追加

半導体装置の製造工程において、溝を設けた絶縁膜上に成膜した金属膜をＣＭＰ法により研磨してダマシン配線を形成するに当たり、上記金属膜の研磨時に発生する大面積パターンの過剰研磨（ディッシング）を防止する。 - 特許庁

An exposure process for patterning for making the area of the SiO_2 film to be polished by CMP uniform and exposure for patterning for imparting step-difference to an alignment mark are covered by the same exposure, thereby reducing the number of times of exposure processing to two.例文帳に追加

あるいは、ＣＭＰで研磨するＳｉＯ_2膜の面積を揃えることを目的としたパターニングのための露光工程と、アライメントマークに段差を持たせることを目的としたパターニングのための露光を同一露光で賄うことで、露光工程の回数を２回に低減する。 - 特許庁

To provide a polishing composition which has the sufficiently larger polishing rate of a tantalum compound than that of copper and substantially almost not polish SiO_2, in the CMP processing process of a semiconductor device having the barrier layer of the tantalum compound and the insulating layer of the SiO_2.例文帳に追加

銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層を有する半導体デバイスのＣＭＰ加工プロセスにおいて、タンタル化合物の研磨レートが銅に比べて充分に大きく、ＳｉＯ_２の研磨は実質的に殆んど起こらない研磨用組成物を提供する。 - 特許庁

Furthermore, when a film of Cu layer/Cu alloy layer/Cu plated buried layer 6 is formed, by conducting this at a room temperature, with the result that a close adhesion between the respective laminated layers have full strength, and a leveling process by a CMP in a next step can be executed.例文帳に追加

またＣｕ層／Ｃｕ合金層／Ｃｕメッキ埋め込み層の成膜時の基板温度は何れも室温で行うことで、各積層間の密着性は十分な強度をもつものとなり、次工程のＣＭＰによる平面化処理を実施することができる。 - 特許庁

To provide a polishing composition for use in a CMP process for a semiconductor device having a copper film, a barrier layer of a tantalum compound and a SiO_2 insulation layer so as to be sufficiently greater in the polishing rate of the tantalum compound than copper and hardly cause SiO_2 polishing.例文帳に追加

銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層を有する半導体デバイスのＣＭＰ加工プロセスにおいて、タンタル化合物の研磨レートが銅に比べて充分に大きく、ＳｉＯ_２の研磨は実質的に殆んど起こらない研磨用組成物を提供する。 - 特許庁

In step S7004, a thick-width wiring or a region with a high wiring density that tends to easily generate a level difference at CMP is specified, by using a wiring width/wiring density condition 7005 to be determined by a process, based on the sensing results of step S7003.例文帳に追加

そして、工程Ｓ７００４において、前記工程Ｓ７００３の検出結果に基づいて、プロセスによって決まる配線幅・配線密度条件７００５を用いて、ＣＭＰの際に段差が発生しやすい太幅配線や配線密度の高い領域を特定する。 - 特許庁

To provide a semiconductor device and a manufacturing method thereof, an increase in series resistance being suppressed while wiring reliability is secured by avoiding damage to a low-dielectric-constant film surface exposed after a CMP process of a trench constituting copper multi-layered wiring having a damascene structure.例文帳に追加

半導体装置及びその製造方法に関し、ダマシン構造を有する銅多層配線を構成するトレンチのＣＭＰ工程後に露出した低誘電率膜表面のダメージを回避して配線信頼性を確保するとともに、直列抵抗の増大を抑制する。 - 特許庁

To enable a metal plating film to be subjected uniformly to CMP processing in an after process by a method, wherein the metal plating film buried in an insulating film to serve as a wiring material is formed uniformly on a semiconductor substrate.例文帳に追加

絶縁膜中に埋め込まれる配線材料となる金属めっき膜を半導体基板上に均一に形成し、後工程のＣＭＰ処理を均一に行うことができる半導体製造装置及びこれを用いた半導体装置の製造方法を提供する。 - 特許庁

To provide a laminated polishing pad having a transparent window for optically detecting a polishing endpoint in a CMP, free from delamination between the laminated pads brought about by the polishing process and also free from the deterioration in an optical detection performance caused by reduction of the transparency of the window.例文帳に追加

ＣＭＰ中の研磨の終点を光学的に検出するため、光通過窓を有する積層研磨パッドにおいて、研磨に伴う積層パッド間の離層がなく、窓の透明度の低下による光学検出性能の劣化の無い積層研磨パッドを提供する。 - 特許庁

A position detecting means 14 is disposed on a CMP machine 1, the present position of the abrasive head 6 is detected via the position detecting means 14 during the operation of the abrasive process, and the data to express the relationship between the elapsed time and the head position is temporarily stored.例文帳に追加

また、ＣＭＰ加工機１に位置検出手段１４を配備し、研磨工程の加工動作時に位置検出手段１４を介して研磨ヘッド６の現在位置を検出して経過時間とヘッド位置との関係を表すデータを一時的に保存する。 - 特許庁

To provide a composition for polishing, having a sufficiently large polishing rate of a tantalum compound compared to that of copper and substantially hardly causing polishing of SiO_2 in a CMP processing process of a semiconductor device having a copper film, a barrier layer of the tantalum compound and an insulation layer of the SiO_2.例文帳に追加

銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層を有する半導体デバイスのＣＭＰ加工プロセスにおいて、タンタル化合物の研磨レートが銅に比べて充分に大きく、ＳｉＯ_２の研磨は実質的に殆んど起こらない研磨用組成物を提供する。 - 特許庁

To provide a method for significantly reducing, and in most instances eliminating, the dishing of copper during chemical mechanical polishing(CMP) process by the use of electroplated alloys of copper where alloying metal forms a continuous solid solution with the copper.例文帳に追加

金属を合金化することにより銅とともに一連の均一な固溶体を形成する、電気めっきされた銅合金を使用することにより、化学・機械的研磨（ＣＭＰ）中における銅のディッシングを著しく低減し、場合によっては除去する方法を提供する。 - 特許庁

The cerium oxide abrasive obtained by heat-treating the mixture of a cerium precursor compound and a secondary metal compound has reduced mechanical strength, thereby the possibility of damaging substrate surfaces in the CMP process using the above abrasive reduces.例文帳に追加

セリウム前駆体化合物と二次金属化合物との混合物を熱処理して得られる酸化セリウム研磨剤は、その機械的強度が減少し、それにより、前記研磨剤を使用するＣＭＰ工程中に基板表面が損傷する可能性が減少する。 - 特許庁

To provide a polishing composition to be used in a CMP process of a semiconductor device with a copper layer, a barrier layer of a tantalum compound and an insulating layer of SiO_2, showing a sufficiently large polishing rate of the tantalum compound compared with that of the copper and essentially little polishing of SiO_2.例文帳に追加

銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層を有する半導体デバイスのＣＭＰ加工プロセスにおいて、タンタル化合物の研磨レートが銅に比べて充分に大きく、ＳｉＯ_２の研磨は実質的に殆んど起こらない研磨用組成物を提供する。 - 特許庁

The slurry supply system for semiconductor CMP process supplies slurry 12 stored in a slurry storage tank 11 through a specified slurry supply line to a CMP equipment wherein the slurry supply line is provided with means 12 for transmitting ultrasonic wave to the slurry 12 in order to prevent unit particles of the slurry from being aggregated to secondary particles.例文帳に追加

半導体ＣＭＰ工程のスラリ供給システムは、スラリ貯蔵タンク１１に貯蔵されたスラリ１２を所定のスラリ供給ラインを通じてＣＭＰ装備に供給する半導体ＣＭＰ工程のスラリ供給システムにおいて、前記スラリ１２の単位粒子が二次粒子に凝集されないように前記スラリ供給ラインに設置されて前記スラリ１２に超音波を伝波する超音波伝波手段を含めてなることを特徴とする。 - 特許庁

To provide the manufacturing method of a silicon single crystal wafer that simply and effectively reduces minute waviness in a nanotopography region existing on the surface of a general (mirror surface-polishing) silicon wafer, reduces the manifestation of film thickness irregularity of a thin film by the CMP polishing treatment, and has improved nanotopography flatness where reduction in performance in the CMP process is not induced when performing the STI device element separation method.例文帳に追加

ＳＴＩデバイス素子分離手法を実施するに際し、一般のミラー（鏡面研磨）シリコンウエハ表面に存在するナノトポグラフィー領域の微小うねりを簡易に、かつ、有効に減少させ、前記ＣＭＰ研磨処理により形成する薄膜の膜厚ムラの発現を減少させ、ＣＭＰ工程におけるパフォーマンス低下を誘引することがないナノトポグラフィー平坦性が改善されたシリコン単結晶ウエハの製造方法を提供する。 - 特許庁

To provide a thin groove processing machine which provides a uniform thin groove form by eliminating chips without electrostatic attachment by properly selecting a processing method of the concentric circular or cross-cut thin groove in accordance with material of a cutting material by mechanical work on a pad used for a semi-conductor CMP process.例文帳に追加

半導体ＣＭＰ加工に使用するパッドに機械加工により同心円状または碁盤目状の細溝を被削材の物性に応じた加工法を適宜選択して、静電付着なく切粉を排除して均整な溝形状を得ることができる細溝加工機械の提供。 - 特許庁

To provide a collecting apparatus for collecting reusable polishing materials from discharged water produced in polishing process including polishing material discharged from CMP(Chemical Mechanical Polishing) used in a semiconductor manufacturing plant and the like by effectively collecting polishing particle through highly concentrated operation.例文帳に追加

半導体製造工場などで使用されるＣＭＰ（化学的機械研磨：ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程から排出される研磨材を含有する研磨工程排水から、高濃縮運転を行って研磨材粒子を効率的に回収し、再利用することができる研磨材の回収装置を提供する。 - 特許庁

To provide a composition for polishing that has practical polishing speed, also has high polishing selectivity to copper that is a metal wiring material, tantalum used as a barrier layer, and an insulation film that is an underlayer, suppresses the occurrence of erosion, and is used suitably for a semiconductor CMP process.例文帳に追加

実用的な研磨速度を有しつつ、金属配線材料である銅と、バリヤ層として用いられるタンタルと、下地層である絶縁膜に対して高い研磨選択性を有し、エロージョンの発生を抑制する、半導体ＣＭＰ工程に好適に用いられる研磨用組成物を提供する。 - 特許庁

To provide a polishing composition which has high selectivity, in which the polishing rate for copper is large but the polishing rate for a tantalum compound is small and is superior in giving smoothness of surface to a copper- film in a CMP work process for a semiconductor device, having a copper film and a tantalum compound.例文帳に追加

銅膜とタンタル化合物を有する半導体デバイスのＣＭＰ加工プロセスにおいて、銅の研磨レートは大きいがタンタル化合物の研磨レートが小さいという選択性の高い研磨用組成物であり、銅膜表面の平滑性にも優れたＣＭＰ加工用の研磨用組成物を提供する。 - 特許庁

To provide a CMP polishing liquid capable of improving the polishing speed of a silicon oxide film and a silicon nitride film to the polishing speed of a polysilicon film and capable of being applied to a polishing process for polishing a silicon oxide film and a silicon nitride film with a polysilicon film as a stopper film.例文帳に追加

ポリシリコン膜の研磨速度に対して酸化ケイ素膜及び窒化ケイ素膜の研磨速度を向上させることが可能であり、ポリシリコン膜をストッパ膜として酸化ケイ素膜、窒化ケイ素膜を研磨する研磨工程に適用することが可能なＣＭＰ研磨液を提供する。 - 特許庁

After appropriately forming a lower layer 2 of a multilayer wiring structure on a semiconductor substrate 1, an edge insulation film 14 is formed so as to cover a beveled portion 1a of the semiconductor substrate 1 and to have a thickness substantially equal to that of the lower layer 2, and then the surface of the upper insulation film 11a is planarized through a CMP process.例文帳に追加

半導体基板１上に、多層配線構造の下層部分２を適宜形成した後、半導体基板１のベベル部１ａを覆うように、下層部分２と略同等の膜厚に縁部絶縁膜１４を形成し、上部絶縁膜１１ａをＣＭＰで表面研磨して平坦化する。 - 特許庁

To provide an insulator film having a low dielectric constant, suitably removing a film on the insulating film by CMP method during production process of a semiconductor device, having no cap layer, and suitably utilized for production of a semiconductor device having excellent reliability.例文帳に追加

誘電率の低い絶縁膜であって、半導体装置の製造においてＣＭＰ法により当該絶縁膜上の膜を好適に除去することができるとともに、キャップ層を備えておらず、かつ、信頼性に優れた半導体装置の製造に好適に用いることができる絶縁膜を提供すること。 - 特許庁

To provide a CMP polishing liquid which improves polishing speed of a silicon oxide film and a silicon nitride film in relation to polishing speed of a polysilicon film, and is applicable to a polishing process of polishing the silicon oxide film and the silicon nitride film, with the polysilicon film as a stopper film.例文帳に追加

ポリシリコン膜の研磨速度に対して酸化ケイ素膜及び窒化ケイ素膜の研磨速度を向上させることが可能であり、ポリシリコン膜をストッパ膜として酸化ケイ素膜、窒化ケイ素膜を研磨する研磨工程に適用することが可能なＣＭＰ研磨液を提供する。 - 特許庁

To provide an abrasive composition for CMP process of a semiconductor device having a copper film and a tantalum compound, having high selectivity to have high abrasion rate of copper and small abrasion rate of the tantalum compound and giving a smooth surface of the copper film.例文帳に追加

銅膜とタンタル化合物を有する半導体デバイスのＣＭＰ加工プロセスにおいて、銅の研磨レートは大きいがタンタル化合物の研磨レートが小さいという選択性の高い研磨用組成物であり、銅膜表面の平滑性にも優れたＣＭＰ加工用の研磨用組成物を提供する。 - 特許庁

To provide a copper damassin structure wherein the mismatch of dynamical characteristics between inorganic insulating layers used for a copper diffusion prevention insulating layer, a wiring layer, and a via layer is eliminated, and troubles such as exfoliation and cracking ocurring in a CMP process in damascene formation and upon a heat cycle are solved.例文帳に追加

銅拡散防止用絶縁層と配線層、ビア層に用いられる無機絶縁層間の力学特性のミスマッチを解消し、ダマシン形成におけるＣＭＰ工程やヒートサイクル時に生じる剥離、亀裂発生などの問題点を解決する銅ダマシン構造体を提供する。 - 特許庁

This contributes to reducing the possibility that a mechanical strength is deteriorated due to the existence of incompletely oxidized cerium in the structure of the cerium oxide primary particles and/or secondary abrasive particles, thereby damaging the surface of a substrate during CMP process using the abrasive agent.例文帳に追加

これにより、酸化セリウム一次粒子の構造及び／または二次研磨粒子内の不完全に酸化されたセリウムの存在によってその機械的強度が低下し、それにより研磨剤を使用するＣＭＰ工程中に基板表面が損傷される可能性が低下する。 - 特許庁

After the foregoing process, a plasma TEOS film is formed on the residual ozone TEOS film so as to be planarized by CMP.例文帳に追加

本願発明はプリ・メタル工程において、エッチ・ストップ膜上にオゾンＴＥＯＳ膜を形成後、一旦、ゲート構造上のエッチ・ストップ膜が露出するようにオゾンＴＥＯＳ膜をエッチバックし、その後、残存オゾンＴＥＯＳ膜上にプラズマＴＥＯＳ膜を成膜し、このプラズマＴＥＯＳ膜をＣＭＰにより、平坦化するものである。 - 特許庁

Thus, a decouping capacitor formed of the field dummy areas, the gate insulating film dummy patterns 21a and the gate electrode dummy patterns 31a in the p- well 23 is connected to a main electronic circuit in parallel, by using the dummy pattern used in the CMP process.例文帳に追加

上記の構成により、ＣＭＰ工程において用いられるダミーパターンを利用することによって、ｐ^-ウェル２３内のフィールドダミー領域、ゲート絶縁膜ダミーパターン２１ａおよびゲート電極ダミーパターン３１ａからなるデカップルコンデンサが主たる電子回路に並列に接続されることとなる。 - 特許庁

Prior to a cell forming process, heat treatment equivalent to that employed in cell forming process is performed, the pixel electrode is imparted with anti-fragile properties by generating hillocks or whiskers, a light shielding interlayer insulation film is formed on the pixel electrode, hillocks or whiskers are removed by CMP represented by mechanical polishing and the surface of the pixel electrode is made flush with the surface of the light shielding interlayer insulation film.例文帳に追加

セル組み工程以前に、セル組み工程で用いる加熱処理と同等の熱処理を施し、画素電極にヒロックやウィスカーを発生させ耐脆性をもたせ、画素電極上に遮光性層間絶縁膜を形成し、機械研磨に代表されるＣＭＰによってヒロックやウィスカーを除去するとともに画素電極表面と遮光性層間絶縁膜の表面を同一表面にする。 - 特許庁

When fabricating the protected pole structure 88, by forming a non-magnetic protective layer 82 to wrap around the P3 pole sidewall after ion milling or pole ion milling but before to forming the encapsulating material layer 74, the pole structure 80 is protected from chemical attack during the CMP process.例文帳に追加

この被保護磁極構造８８の作製に際し、イオンミリングを施した後または磁極のイオンミリングの後であるが、封止材料層７４を形成する前に、非磁性保護層８２を形成してＰ３磁極の側壁を包み込むことによって、ＣＭＰプロセスの間の化学的作用から磁極構造８０を保護する。 - 特許庁

There is provided a method of manufacturing an improved cerium oxide abrasive agent suitable for forming a slurry comosition which is suitable for a CMP process, wherein the cerium oxide abrasive agent is manufactured, by heat-treating a mixture of cerium precursors, under the condition of forming a yet larger secondary abrasive particle which is constituted by bonding of cerium oxide primary particles.例文帳に追加

酸化セリウム一次粒子が結合して構成されたさらに大きい二次研磨粒子を形成する条件下で、セリウム前駆体の混合物を熱処理して酸化セリウム研磨剤を製造するＣＭＰ工程に適したスラリ組成物を形成するのに適した向上した酸化セリウム研磨剤を製造する方法である。 - 特許庁

To provide a method for enhancing the removal rate of a metal barrier layer without affecting on the removal rate of a conductive layer from a semiconductor wafer during a CMP(chemical-mechanical polish) process.例文帳に追加

ＣＭＰプロセス中半導体ウェーハからの金属障壁バリヤ層及び導電層の除去を等化し、ウェーハの表面に亘っての金属及び絶縁体領域から成るフラットな表面を形成するか、又は、前述の２ステップＣＭＰプロセスにて金属障壁バリヤ層の除去レートを高める方法を創出すること。 - 特許庁

To provide a dresser capable of suppressing the decline of dressing capability by suppressing the deflected abrasion of abrasive grains of the dresser and to provide a manufacturing method of a semiconductor device capable of suppressing the generation of scratches and the generation of polishing amount fluctuation in the CMP(chemical mechanical polishing) process of the surface of a semiconductor substrate by the dresser.例文帳に追加

ドレッサの砥粒の偏摩耗を抑制することにより、ドレス能力の低下を抑制可能なドレッサを提供し、また、上記ドレッサにより、半導体基板の表面のＣＭＰ工程において、スクラッチの発生および研磨量ばらつきの発生を抑制可能な半導体装置の製造方法を提供する。 - 特許庁

To provide a polishing composition in which polishing rates of a copper film, a tantalum compound barrier layer, and an SiO_2 insulating layer are substantially the same degree, and in which dishing, flatness are improved by an excess polishing method in the CMP working process of a semiconductor device having a copper film, a tantalum compound barrier layer and an SiO_2 insulating layer.例文帳に追加

銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層を有する半導体デバイスのＣＭＰ加工プロセスにおいて、銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層の研磨速度がほぼ同程度であり、ディッシング、平坦性がオーバーポリシング法より改善される研磨用組成物を提供する。 - 特許庁

To provide a polishing composition which, when used in a CMP (chemical mechanical polishing) process of a semiconductor device having a copper film and a tantalum compound, exhibits a higher rate of polishing copper during polishing the copper surface and exhibits a lowered rate of polishing copper and a higher rate of polishing the tantalum compound during polishing the tantalum compound and to provide a polishing method using the composition.例文帳に追加

銅膜とタンタル化合物を有する半導体デバイスのＣＭＰ加工プロセスにおいて、銅表面を研磨する際は銅の研磨レートが大きいがタンタル化合物の研磨の際には銅の研磨レートが減少し、タンタル化合物の研磨レートが向上する研磨用組成物ならびに研磨方法を提供する - 特許庁

By forming electroplated alloys of copper with metals that form continuous solid solutions therewith, a deposition layer of such an alloy on the surface of a barrier metal layer allows for lowering of the selectivity of the slurry polish used during the CMP process toward the alloy.例文帳に追加

銅とともに一連の均一な固溶体を形成する金属による電気めっきされた銅合金を形成することにより、空乏金属層の表面上にあるかかる合金の堆積層により、合金に対してＣＭＰ処理を行っている間に使用されるスラリー研磨の選択性を低めることが可能となる。 - 特許庁

To provide an abrasive composition that can polish a copper film, barrier layer composed of a tantalum compound, and SiO_2 insulating layer at almost equal polishing speeds in a CMP process performed on a semiconductor device having the copper film, barrier layer composed of the tantalum compound, and SiO_2 insulating layer and can improve dishing and flatness than the overpolishing method does.例文帳に追加

銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層を有する半導体デバイスのＣＭＰ加工プロセスにおいて、銅膜、タンタル化合物のバリア層、ＳｉＯ_２の絶縁層の研磨速度がほぼ同程度であり、ディッシング、平坦性がオーバーポリシング法より改善される研磨用組成物を提供する。 - 特許庁