| 例文 |
Control arrayの部分一致の例文一覧と使い方
該当件数 : 1623件
A transfer control circuit 152 reads image element data from a selected pattern image data area in a CGROM 142 according to a selected pattern read command, writes them in the selected pattern data buffer 155A of a VRAM 155, also reads image element data from a common pattern image data area in the CGROM 142 according to a common pattern read command and writes them in a pattern array data buffer 155B.例文帳に追加
転送制御回路152は、選択図柄読出コマンドに応じてCGROM142における選択図柄画像データエリアから画像要素データを読み出して、VRAM155の選択図柄データバッファ155Aに書き込む一方で、共通図柄読出コマンドに応じてCGROM142における共通図柄画像データエリアから画像要素データを読み出して、図柄配列データバッファ155Bに書き込む。 - 特許庁
Signals transmitted through a single carrier are converted into a frequency domain signals through a FFT unit 204, a difference between array output signals and reference signals in a frequency domain is obtained for each frequency through an adder 209, an LMS (Least Mean Square Error) weight control unit 206 updates the weight of the antennas for each frequency using the difference obtained through the adder 209 and resting on the basis of the normalized LMS.例文帳に追加
シングルキャリア伝送された信号をFFT部204が周波数領域信号に変換し、周波数領域においてアレー出力信号と参照信号との差分を加算器209において周波数毎に求め、LMSウェイト制御部206では、加算器209によって求めた差分を用いて、正規化LMSに基づいて、周波数毎にアンテナ重みを更新する。 - 特許庁
The optical printer head includes a light emitting element array, in which a plurality of light emitting elements are arranged and divided into a plurality of light emitting element groups, a plurality of emission control units each having a volatile memory provided in correspondence with the plurality of light emitting element groups, and the volatile memory storing the correction data of the plurality of light emitting elements, respectively.例文帳に追加
光プリンタヘッドは、複数の発光素子が配列された発光素子アレイであって、複数の発光素子が複数の発光素子群に分けられている発光素子アレイと、複数の発光素子群に対応して設けられ、揮発性メモリをそれぞれ有する複数の発光制御部と、複数の発光素子それぞれの補正データが記憶された不揮発性メモリと、を有する。 - 特許庁
The beam control unit is provided with at least one light source 11, an optical sheet 14 disposed above the light source 11 and having a prism array structure on a light emission surface, and a diffusion sheet 15 disposed above the optical sheet 14 and having a fine three-dimensional structure 15a characterized by non-uniform and non-planar speckles.例文帳に追加
本発明の光線制御ユニットは、少なくとも一つの光源11と、前記光源11の上方に配設され、出光面にアレイ状のプリズム配列構造を有する光学シート14と、前記光学シート14の上方に配設され、不均一な非平面スペックルによって特徴づけられた微細な3次元構造15aを有する拡散シート15と、を具備することを特徴とする。 - 特許庁
The memory cell array comprises the first floating gate region 42 having memory cells surrounded by the isolation regions 45, the second floating gate region 48 formed selectively only on the first floating gate region 42, the dielectric layer 51 formed on the second floating gate region 48 and the isolation region 45, and a control gate 52 formed on the dielectric layer 51 provided on the first floating gate region 42.例文帳に追加
メモリセルアレイは、各メモリセルが、アイソレーション領域45により囲まれた第1浮遊ゲート領域42と、第1浮遊ゲート領域42のみに選択的に形成された第2浮遊ゲート領域48と、第2浮遊ゲート領域48及びアイソレーション領域45上に形成された誘電層51と、第1浮遊ゲート領域42上に設けられた誘電体51上に形成された制御ゲート52とを含む。 - 特許庁
A pattern belt is turned when a motor control CPU 82 receives the pattern command (S410: YES) from a game CPU 92 and operates a stepping motor 26, the pattern belt is stopped by successively stopping the stepping motor 26 in accordance with a display pattern by the pattern command, and the pattern array indicated by the pattern command is displayed.例文帳に追加
モータ制御用CPU82は、ゲーム用CPU92からの図柄指令を受けると(S410:YES)、ステッピングモータ26a〜26cを稼働させることにより図柄ベルト52を回動させ(S420)、図柄指令による表示パターンに従ってステッピングモータ26a〜26cを順に停止させることによって図柄ベルト52を停止させて(S430)、図柄指令で指示された図柄配列を表示させる。 - 特許庁
The receiver 1 for combining OFDM signals comprises: an FFT portion 10 which performs fast Fourier transform of a received OFDM signal into a carrier symbol and outputs it; a carrier symbol combining portion 30 which weights and combines the carrier symbol for every sub carrier of the OFDM signal to generate an array combined signal; and a weighting factor control portion 20 for controlling weighting factors to be used for weighting and combining.例文帳に追加
OFDM信号合成用受信装置1は、受信OFDM信号を高速フーリエ変換してキャリヤシンボルを出力するFFT部10と、前記キャリヤシンボルに対してOFDM信号のサブキャリヤ毎に重み付け合成してアレー合成信号を生成するキャリヤシンボル合成部30と、重み付け合成に用いる重み係数を制御する重み係数制御部20とを備える。 - 特許庁
When a correspondence relation display indication key 21b is pressed while a character string is being inputted from an input part 21 while a double Pinyin input mode is set, a control part 22 actuates a Pinyin correspondence reference process part 25 to extract a double Pinyin character string which can be inputted successively to the input character string and a Pinyin character string corresponding to it from a key array table 26.例文帳に追加
ダブルピンイン入力モードが設定されている状態で、入力部21から文字列を入力しているときに、対応関係表示指示キー21bを押下すると、制御部22はピンイン対応参照処理部25を起動して、当該入力文字列に続けて入力可能なダブルピンイン文字列とそれに対応したピンイン文字列をキー配列テーブル26から抽出する。 - 特許庁
Weighting values W for respective unit antennas are obtained by injecting a reference signal in a receiving system circuit of the antenna, detecting the reference signal as a receiving signal of a receiver 26 and monitor receiving signals U' of monitor receiving parts 46 provided for respective unit antennas 12, comparing the difference between both by a calibration circuit 48 and supplying the difference to an adaptive array control part 38 as a calibration value.例文帳に追加
アンテナの受信系回路に参照信号を注入し、この参照信号を受信器26の受信信号および各単位アンテナ12毎に設けられたモニタ受信部46のモニタ受信信号U’として検出し、両者の差を校正回路48で比較し、これを校正値としてアダプティブアレイ制御部38に供給し、各単位アンテナ毎の重み付け値Wを得る。 - 特許庁
The image display device for the photon emission suppressing element base board is equipped with a substrate which has one one surface an array of subpixels each equipped with two opposite electrodes and a light emission layer interposed between the electrodes and capable of photon emission with light emitted by an exciting light source and the photon emission of the light emission layer can be suppressed under the control of an electric field produced by the electrodes.例文帳に追加
互いに対向する二つの電極、及び前記電極間に介在されて励起光源から照射された光による光子発光が可能な発光層を具備したサブピクセルが一面に配列された基板を具備するが、前記発光層の光子発光は前記電極によって形成される電場によって制御可能に抑制できる光子発光抑制素子基盤の画像表示装置。 - 特許庁
In the case of storing a VLIW instruction 110 from a secondary cache 401 to an instruction cache 400 in the instruction cache control system for the VLIW processor for executing a plurality of arithmetic operation instructions included in one VLIW instruction in parallel, an instruction cache block in the secondary cache 401 is directly stored in a data array of the instruction cache 400 without inserting an invalid operation instruction.例文帳に追加
1つのVLIW命令中に含まれる複数の演算操作命令を並列実行するVLIWプロセッサにおける命令キャッシュ制御システムであって、2次キャッシュ401から命令キャッシュ400へVLIW命令110を格納する際に、無効演算命令を挿入することなく、2次キャッシュ401内の命令キャッシュブロックをそのまま命令キャッシュ400のデータアレイに格納する構成とする。 - 特許庁
The instrument includes an array oscillator with a plurality of oscillators arrayed linearly; a delay apparatus group arranged correspondingly to the oscillators; and a control means for generating the ultrasonic beam by controlling the oscillation of each oscillation element and for performing scanning, so as to allow the ultrasonic beam to substantially orthogonally cross the blood vessel wall, by controlling the delay amount of each delay apparatus.例文帳に追加
複数の振動子がリニア配列されたアレイ振動子と、前記各振動子に対応して設けられた遅延器群と、前記各振動素子の励振を制御することにより超音波ビームを形成させる制御手段であって、前記各遅延器の遅延量を制御することにより、超音波ビームが血管壁と実質的に直交するように走査させる制御手段とを有する超音波測定装置。 - 特許庁
This automatic system is provided with a product line, having random variations in the stream of the series of products, adjusting shock absorbers 230a and 230b provided with product followers 232 and 234 for putting together the random variations in the stream of products; an automatic output device 300 for choosing X and Y array product units among adjusted products and conveying to a succeeding processing station; and a control means.例文帳に追加
この自動装置は、一連の製品の流れに無作為な変化を有する製品ラインと、製品の流れにおける無作為な変化を取りまとめる製品フォロワ232,234を備える取りまとめ緩衝装置230a,230bと、取りまとめられた製品からX,Yアレーの製品ユニットを選択し後続の処理ステーションへ搬送する自動出力装置300と、制御手段とを備えている。 - 特許庁
The NAND flash memory device includes: a cell array including a plurality of pages; a page buffer storing program data of the plurality of pages; a data storage circuit providing program verification data to the page buffer; and a control unit programming the plurality of pages without program verification operation and performing a program verification operation on the plurality of pages by using the program verification data.例文帳に追加
本発明によるNANDフラッシュメモリ装置は、複数のページを有するセルアレイと、前記複数のページのプログラムデータを格納するページバッファと、プログラム検証データを前記ページバッファに提供するためのデータ格納回路と、プログラム検証動作なしに前記複数のページをプログラムし、前記プログラム検証データを用いて前記複数のページに対するプログラム検証動作を行うための制御ユニッと、を含む。 - 特許庁
In a contents distributing device of the present invention, a control part 106 gives an instruction so as to distribute contents identified with an array of contents identifiers starting with a contents identifier stored in a head contents identifier storage part 102 and obtained by a next contents identifier acquisition part 103 to the contents distribution destination held by a contents distribution destination holding part 104 at the specified distribution time intervals.例文帳に追加
本件発明のコンテンツ配信装置においては、先頭コンテンツ識別子格納部102に格納されたコンテンツ識別子から始まり、次コンテンツ識別子獲得部103により獲得されるコンテンツ識別子の列で識別されるコンテンツをコンテンツ配信先保持部104に保持されたコンテンツ配信先に、指定された配信時間間隔でコンテンツ配信部105へ配信するよう制御部106が命令する。 - 特許庁
A position for warehousing a cargo by a manned carrier 10 in a flatly placing warehouse is automatically measured by a position measuring system 30 and a position measuring server 50, an absolute physical position being a position of the cargo 20 measured by the stock control system 60 is converted into a relative logic position being a relative cargo array, and stock of the cargo is controlled by the relative logic position.例文帳に追加
平置き倉庫において有人搬送車10により荷物が入庫される位置を位置計測システム30、位置計測サーバ50により自動的に計測し、在庫管理システム60により計測された前記荷物20の位置である絶対物理位置を相対的な荷物の配列である相対論理位置へ変換すると共に該相対論理位置により前記荷物の在庫を管理することを特徴とする。 - 特許庁
In order to erase data of a memory cell array 103 in which a plurality of memory cells where data can be written and erased electrically by a floating gate are arranged, there are provided a temperature detecting circuit 110 for detecting the temperature of a chip, a voltage conversion circuit 104 for varying erasure voltage supplied to the source of the memory cell, and a voltage conversion control circuit 111 for controlling the voltage conversion circuit.例文帳に追加
浮遊ゲートにより電気的にデータの書き込み、消去のできる複数のメモリセルを配列したメモリセルアレイ103のデータ消去を行うにあたり、チップの温度を検知する温度検知回路110と、メモリセルのソースに供給する消去電圧を変化させる電圧変換回路104と、電圧変換回路を制御する電圧変換制御回路111を備えることを特徴とする。 - 特許庁
The biosensor array has a substrate, a large number of the heaters arranged on the substrate in a matrix state, power wiring for feeding a current to the heaters, thin film transistors arranged in a matrix state corresponding to the heaters, gate wiring for applying a control signal to the thin film transistors and sensors which are formed at the positions corresponding to the heaters and the thin film transistors and carry DNA probes.例文帳に追加
基板と、該基板上にマトリクス状に配置した多数の加熱装置と、該加熱装置に電流を供給する電力配線と、該加熱装置に対応してマトリクス状に配列された薄膜トランジスターと、該薄膜トランジスターに制御信号を与えるゲート配線と、上記加熱装置及び該薄膜トランジスターに対応する位置にマトリクス状に形成されDNAプローブを担持するセンサとを有することを特徴とするバイオセンサアレイ。 - 特許庁
A semiconductor memory device includes a plurality of input/output ports different from one another, a memory array divided into a plurality of memory regions different from one another, and a selection control section that variably controls access paths between the memory regions and the input/output ports such that each of the memory regions is accessed through at least one of the input/output ports.例文帳に追加
半導体メモリ装置において、互いに異なった複数個の入出力ポートと、互いに異なった複数個のメモリ領域に分割されたメモリアレイと、前記メモリ領域のそれぞれが前記入出力ポートのうち少なくとも1つ以上の入出力ポートを通じてそれぞれアクセスされるように前記メモリ領域と前記入出力ポートの間のアクセス経路を可変的に制御する選択制御部と、を備える。 - 特許庁
A semiconductor memory provided with an access sequencer for simultaneously accessing a plurality of memory cells in the direction of data lines 111 to 114 and the direction of word lines 101 to 104 at the time of a write access to the memory array 100 of the above constitution and a test decoder 300 which is a control signal generation circuit improves write access processing efficiency and shortens test access time by using the test decoder 300.例文帳に追加
前記構成のメモリアレイ100に対して、書込みアクセスにおいてデータ線111,112,113,114方向、及びワード線101,102,103,104方向に複数のメモリセルを同時にアクセスするアクセスシーケンサ、及び制御信号生成回路としてのテストデコーダ300を設け、前記テストデコーダ300を用いて、書込みアクセス処理効率の向上を図り、テストアクセス時間を削減する。 - 特許庁
To provide a new and advanced fuel assembly for fast reactor which can improve breeding as an advantage of radially heterogeneous core array, reduce void reactivity of core sodium, resolve generation of thermal fatigue of core upper structure caused by temperature difference between two kinds of fuel assembly outlet sodium temperatures, bring about freedom of core arrangement and reduce the distortion of power distribution based on the control rod operation.例文帳に追加
径方向非均質炉心配置の利点である増殖性の向上および炉心部ナトリウムボイド反応度の低減を図ることができるとともに、2種類の燃料集合体出口ナトリウム温度の温度差に起因する炉上部構造の熱疲労の発生を解消し、炉心配置に自由度をもたらすことができ、制御棒操作に基づく出力分布の歪みを低減することができる、新規かつ改良された高速炉用燃料集合体を提供する。 - 特許庁
In the disk array device 100 including a plurality of RAID groups 00-0n each including a plurality of disks, each of the plurality of RAID groups 00-0n being configured to have multiplex redundancy, when a RAID group which lost redundancy is detected, a RAID group control part 102 incorporates a constituent disk of a RAID group having multiplex redundancy into the RAID group which lost redundancy.例文帳に追加
各々が複数のディスクからなる複数のRAIDグループ00〜0nを含み、これら複数のRAIDグループ00〜0nの各々が多重の冗長性を有するよう構成されたディスクアレイ装置100において、RAIDグループ制御部102により、冗長性が失われたRAIDグループが検出された場合に、多重の冗長性を有するRAIDグループの構成ディスクを、冗長性が失われたRAIDグループに組み込むよう構成する。 - 特許庁
The light emitting device comprises a light emitting element array 11 in which light emitting element blocks C consisting of 2×N pieces of light emitting elements T are arranged in a plurality of arrays, and (N+1) in total number of control signal transmission paths G.例文帳に追加
2×N個の発光素子Tから成る発光素子ブロックCを複数配列してなる発光素子アレイ11と、総本数がN+1本の制御信号伝送路Gとを含み、発光素子ブロックCにおける発光素子Tの配列方向に沿う一方から他方に向かって第n(1≦n≦2×N)番目の発光素子Tnの制御電極16と、N+1本の制御信号伝送路Gのうちの、第m(1≦m≦N+1)番目の制御信号伝送路Gmとが、以下の条件(1)および(2)を満たすように接続される。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|