「Control array」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

Each one of the signal processing chips includes: a data input terminal group to be electrically connected to the data output terminal group; multiple A/D converters for converting the analog signals of the pixels, which are received by the data input terminal group, into digital signals for each pixel column of the pixel array; and a control part for controlling the operations of the multiple A/D converters.例文帳に追加

信号処理チップは、データ出力端子群に電気的に接続されるデータ入力端子群と、データ入力端子群で受けた画素のアナログ信号を画素アレイの画素列毎にデジタル信号へ変換する複数のＡ／Ｄ変換器と、複数のＡ／Ｄ変換器の動作を制御する制御部とを有している。 - 特許庁

A light source unit has a constitution integrating a holder member 332 (1st member) for holding a coupling lens 302 with a base member (2nd member) for holding a control substrate 313 mounting a surface light-emitting type semiconductor laser array 301 thereon by jointing them on the reference surface perpendicular to the optical axis of the coupling lens 302 and fastening them by screws.例文帳に追加

光源ユニットは、カップリングレンズ３０２を保持するホルダ部材３３２（第１の部材）と、面発光型半導体レーザアレイ３０１を実装した制御基板３１３を保持するベース部材（第２の部材）とを、カップリングレンズ３０２の光軸に直交する基準面で接合し、ねじで締結することで一体化した構成となっている。 - 特許庁

To enable a RAID configuration even when the capacity of a disk to be replaced is smaller than that of a normal disk in a disk array control device using RAID by dispensing with an input device and a user's operation for disk replacement and detecting a replaced disk so as to be startable with a normal disk.例文帳に追加

ＲＡＩＤを用いたディスクアレイ制御装置において、ディスク交換時に入力デバイスおよびユーザの操作を不要とし、交換されたディスクを検出して正常なディスクで起動できるようにし、交換されるディスクの容量が正常なディスクより小さいときでもＲＡＩＤ構築できるようにする。 - 特許庁

The disk array control unit comprises a processor 1, a memory controller 2, a memory 3, a battery 4, SCSI controllers 5 and 6, a PCI bus interface 7, a Slow bus interface 8, an NVRAM 9, an FROM 10, and a backup memory 11, and these components are connected with each other through a local bus to perform a mutual data communication.例文帳に追加

ディスクアレイ制御装置２０は、プロセッサ１と、メモリコントローラ２と、メモリ３と、バッテリ４と、ＳＣＳＩコントローラ５、６と、ＰＣＩバスインタフェース７と、Ｓｌｏｗバスインタフェース８と、ＮＶＲＡＭ９と、ＦＲＯＭ１０と、バックアップメモリ１１と、により構成され、ローカルバスを介して接続され、相互にデータ通信を行うように構成される。 - 特許庁

The control circuit (22) is configured to read error correction coded data from the array of memory cells (26), provide error correction code decoding to selected error correction coded data and discard unused error correction code parity data of unselected error correction coded data.例文帳に追加

制御回路（２２）は、メモリセルアレイ（２６）から誤り訂正符号で符号化されたデータを読み出し、その誤り訂正符号化データの選択部分に対し誤り訂正符号の復号を実施するとともに、誤り訂正符号化データの非選択部分から使用しない誤り訂正符号パリティを破棄するように構成される。 - 特許庁

The control system comprises a digital controller operable at a sampling frequency in response to a detection signal corresponding to the regulated output and producing a drive signal for generating the output phase by determining the quantity of the output phase to be generated and controlling each switch array.例文帳に追加

制御システムは、調整済出力に対応する検出信号に応答して、サンプリング周波数において動作可能なデジタル・コントローラであって、生成すべき出力位相の数量を決定し、各スイッチ・アレイを制御して出力位相を生成するための駆動信号を生成するデジタル・コントローラを備える。 - 特許庁

The semiconductor storage device includes: a memory cell array MA in which the memory cells MC configured of a series connection of diodes Di and variable resistors VR are arranged at crossing parts of a plurality of bit lines BL and a plurality of word lines WL; and a control circuit for alternatively driving the bit line BL and the word line WL.例文帳に追加

半導体記憶装置は、ダイオードＤｉと可変抵抗素子ＶＲとを直列接続してなるメモリセルＭＣが複数のビット線ＢＬ及び複数のワード線ＷＬの交差部に配置されたメモリセルアレイＭＡと、ビット線ＢＬ及びワード線ＷＬを選択駆動する制御回路とを備える。 - 特許庁

The robot is configured such that its head is turnably fitted to a shell, a directivity microphone directed in a front direction of a face of the head is provided to the head, and an array microphone comprising a plurality of microphones arranged in the front part of the surrounding of its neck at a prescribed interval and a control section for controlling the robot are provided to the shell.例文帳に追加

頭部が胴体に対して回転可能に取り付けられたロボットであって，頭部に，その顔の正面方向に向けられた指向性マイクを設け，胴体に，その首の回りの前方に一定間隔を置いて配置された複数個のマイクにより構成されたアレイマイクとロボットを制御する制御部とを備える。 - 特許庁

In the processing of expanding the storage capacity of a disk array 2 by adding a disk device 24, a control device 1 searches valid logical address in response to a copy 35 of an address translation table 32 at the start time of the storage capacity expansion and accumulates the searched valid logical address data by packing into a write buffer 31 following a restructuring.例文帳に追加

制御装置１は、ディスク装置２４を追加してディスクアレイ２の記憶容量を拡張する処理で、記憶容量拡張開始時点のアドレス変換テーブル３２のコピー３５に従って有効な論理アドレスを検索し、その検索した有効な論理アドレスのデータを再構築後の書き込みバッファ３１に詰めて蓄積する。 - 特許庁

A directivity control circuit (12) for calculating weight added to the reception output of each of antenna elements (11) in order to optimize directivity as the whole adaptive array antenna (2) and a signal processing circuit (13) for generating a synthetic signal by weighting the reception output of each of the antenna elements (11) are mounted on the rigid wiring board part (22).例文帳に追加

アダプティブアレーアンテナ(2)全体としての指向性を最適化するために各アンテナ素子(11)の受信出力に付ける重みを算出する指向性制御回路(12)と、各アンテナ素子(11)の受信出力に重み付けをして合成信号を生成する信号処理回路(13)は、リジッド配線板部(22)に搭載されている。 - 特許庁

A control part 7 reads the threshold level of a second memory cell adjacent to a first memory cell in the memory cell array, decides a correction value corresponding to the threshold level read from the second memory cell, the decided correction value is added to the read level of the first memory cell, and reads the threshold level of the first memory cell.例文帳に追加

制御部７は、メモリセルアレイ内の第１のメモリセルに隣接する第２のメモリセルの閾値レベルを読み出し、前記第２のメモリセルから読み出された閾値レベルに応じた補正値を決定し、前記決定した補正値を前記第１のメモリセルの読み出しレベルに加えて、前記第１のメモリセルの閾値レベルを読み出す。 - 特許庁

In SIMD control for controlling one-dimensionally located plural PE corresponding to the same command, ID codes, which are repeatedly assigned in the same array for every plural groups 2 composed of PE0, PE1 and PE2, for example, capable of specifying the arbitrary PE within each of groups 2 are applied for every PE.例文帳に追加

１次元的に配列された複数のＰＥを同一の指令により制御するＳＩＭＤ制御において、たとえばＰＥ０，ＰＥ１，ＰＥ２からなる複数のグループ２ごとに同じ配列で繰り返し割り当てられ、かつ、各グループ２内で任意のＰＥを特定可能なＩＤコードを各ＰＥごとに付与する。 - 特許庁

To provide a phased-array antenna capable of performing accurate beam control by accurately calculating a current main beam direction even if the temperature changes during use, material characteristics of a variable dielectric-constant dielectric are varied by deterioration with the passage of time, or there is a hysteresis in the material characteristics of the variable dielectric-constant dielectric.例文帳に追加

使用中に温度が変化したり経年劣化により可変誘電率誘電体の材料特性が変動する場合や、可変誘電率誘電体の材料特性にヒステリシスがある場合でも、現在のメインビーム方向を正確に算出し、よって、正確なビーム制御ができるフェーズドアレイアンテナを提供する。 - 特許庁

A disk array device 100 includes a disk device 120 having a hard disk 121; a magnetic tape device 140 having a magnetic tape 143 to which data is written for backing up the data; and a control unit 110 which writes and reads the data between the disk device 120 and the magnetic tape device 140.例文帳に追加

ディスクアレイ装置１００は、ハードディスク１２１を備えたディスク装置１２０と、データをバックアップするためのデータ書き込み先である磁気テープ１４３を備えた磁気テープ装置１４０と、ディスク装置１２０と磁気テープ装置１４０との間での前記データの書き込み及び読み出し処理を行う制御部１１０とを備える。 - 特許庁

The biometrics authentication apparatus 1 includes a light source 10, a detection part 11a, a transmittance distribution filter 11, a microlens array 12, a near-infrared ray transmitting filter 13, an imaging device 14, an image processing part 15, a pattern holding part 16, an authentication part 17, a light source driving part 181, an imaging device driving part 182 and a control part 19.例文帳に追加

生体認証装置１は、光源１０と、検知部１１ａと、透過率分布フィルタ１１と、マイクロレンズアレイ１２と、近赤外光透過フィルタ１３と、撮像素子１４と、画像処理部１５と、パターン保持部１６と、認証部１７と、光源駆動部１８１と、撮像素子駆動部１８２と、制御部１９とを備える。 - 特許庁

The spreading of the emission light can be suppressed by the prism array 40; therefore, the light having high directivity can be taken out even when reducing aspect ratio of the light absorption region 30 and, as the result, the viewing field angle control sheet 10, which has high transmittance and high directivity of emission light, is inexpensive and is excellent in the productivity, can be obtained.例文帳に追加

このプリズム列４０により出射光の広がりを抑制することができるため、光吸収領域３０のアスペクト比を低くしても指向性の高い光を取り出すこと可能となり、透過性および光の指向性が高く、安価で生産性に優れた視野角制御シート１０を得ることができる。 - 特許庁

The ultrasonic non-destructive inspection device 1 comprises a voltage control section 100 formed of a timer 102, a CPU (Central Processing Unit) 10a, and a transmission pulse generating section 11, and a driving circuit 12X formed of a single element driving section 14, a phased array driving section 15, a power supply 16A, and a switch 101.例文帳に追加

超音波非破壊検査装置１は、タイマー１０２と、ＣＰＵ（中央演算装置）１０ａと、送信パルス発生部１１とからなる電圧制御部１００と、シングルエレメント駆動部１４と、フェーズドアレー駆動部１５と、電源部１６Ａと、スイッチ１０１とからなる駆動回路１２Ｘとを内部に有する。 - 特許庁

This circuit is provided with the control I/F of a synchronous mask ROM 403 at the time of performing access by a CPU 401, an IC 405 for monitoring a power source, and a gate array 402 for generating a system reset signal for preventing the operation of this system until the end of setting in an MR, and for setting the optimal value in the MR.例文帳に追加

ＣＰＵ４０１のアクセスによるシンクロナスマスクＲＯＭ４０３の制御Ｉ／Ｆと、電源を監視する電源監視用ＩＣ４０５と、ＭＲ（モードレジスタ）に設定終了までにシステムを動作させないためのシステムリセット信号を生成して、ＭＲに最適な値をセットするゲートアレイ４０２とを有する。 - 特許庁

A vertical selection decoder 223 generates an address signal specifying pixels, in a row where a signal of the pixels is to be read out from among respective pixels of a pixel array 221 and an address signal specifying pixels, in a row where shutter operation is to be performed for the pixels and supplies the generated signal to a vertical driver circuit 222 under the control of a sensor controller 241.例文帳に追加

垂直選択デコーダ２２３は、センサコントローラ２４１の制御に基づいて、画素アレイ２２１の各画素のうち、画素の信号を読み出すべき行の画素を特定するアドレス信号、画素のシャッタ動作を行うべき行の画素を特定するアドレス信号を生成して垂直駆動回路２２２に供給する。 - 特許庁

The fuse-free non-volatile memory system includes a switch constituted to be electrically turned on or off according to the fuse information stored in a memory cell array and an internal control circuit executing the same operation as that when the fuse is connected or cut off by the on or off of the above switch.例文帳に追加

本発明によるヒューズフリー不揮発性メモリ装置はメモリセルアレイに貯蔵されたヒューズ情報に応じて電気的にオンまたはオフされるように構成されたスイッチ、および前記スイッチのオンまたはオフによってヒューズを連結または切断する時と同一の動作を実行する内部調節回路を含む。 - 特許庁

Level control to maintain levels of transmission signals emitted from antenna elements 11 to 1n of an array antenna 1 to be prescribed levels is performed not by each of the transmission/reception modules 21 to 2n provided so as to correspond to the antenna elements 11 to 1n respectively, but by a pre-stage exciting unit 6 provided just before a power distribution combiner 3.例文帳に追加

アレイアンテナ１の各アンテナ素子１１〜１ｎから放射される送信信号のレベルを所定の値に維持するためのレベル制御を、各アンテナ素子１１〜１ｎに対応して設けられた各送受信モジュール２１〜２ｎ毎ではなく、電力分配合成器３の直前に設けた前置励振器６において行なう。 - 特許庁

A writing data control circuit 3 checks whether an input address coincides with an address of the initial data storage area 12 in the memory cell array 1, and when both of them are not coincident, input data D0-D7 are output, while preset optional fixed data are output when they are coincident.例文帳に追加

書き込みデータ制御回路３は、入力アドレスがメモリセルアレイ１の初期データ記憶領域１２のアドレスと一致するか否かを比較し、その両者が一致しない場合には入力データＤ０〜Ｄ７を出力し、それが一致する場合には予め設定されている任意固定データを出力する。 - 特許庁

A nonvolatile semiconductor memory device has one word gate 104 and a memory cell array 200 in which twin memory cells 100 having first and second nonvolatile memory cells 108A, 108B controlled by first and second control gates 106A, 106B are arranged respectively in the directions of column and row.例文帳に追加

不揮発性半導体記憶装置は、１つのワードゲート１０４と、第１，第２のコントロールゲート１０６Ａ，１０６Ｂにより制御される第１，第２の不揮発性メモリセル１０８Ａ，１０８Ｂとを有するツインメモリセル１００を、列方向及び行方向にそれぞれ複数配列してなるメモリセルアレイ２００を有する。 - 特許庁

A control unit 20 stores a data unit input finally among a plurality of data units constituting one reception unit in a memory cell with a first address in a memory array 2, and stores a data unit input previous to the data unit finally input in another memory cell with a second address different from the first address.例文帳に追加

制御部２０は、１受信単位を構成する複数のデータユニットのうち、最後に入力されたデータユニットをメモリアレイ２内の第１のアドレスのメモリセルに格納し、最後に入力されたデータユニットに先行して入力されたデータユニットをメモリアレイ内の、第１のアドレスとは別の第２のアドレスのメモリセルに格納する。 - 特許庁

This memory device 86 is provided with a plurality of banks to be selected by a bank address, which are respectively equipped with a memory cell array including a plurality of page areas to be selected from a low address; a low control part for controlling the activation of page areas in the banks in response to a first operation code; and a data input/output terminal group.例文帳に追加

メモリ装置は，ロウアドレスにより選択される複数のページ領域を含むメモリセルアレイをそれぞれ有し，バンクアドレスにより選択される複数のバンクと，第１の動作コードに応答して，前記バンク内のページ領域の活性化を制御するロウ制御部と，データ入出力端子群とを有する。 - 特許庁

To achieve a higher speed for erasure processing without making external control complicated in a nonvolatile semiconductor memory device provided with a plurality of memory blocks where a plurality of electrically writable and erasable nonvolatile memory cells are arranged in an array form to enable batch data erasure, and redundant blocks to replace the memory blocks.例文帳に追加

電気的に書き込み消去可能な不揮発性のメモリセルをアレイ状に複数配列して一括データ消去可能に形成されたメモリブロックの複数と、メモリブロックを置換可能な冗長ブロックを備えてなる不揮発性半導体記憶装置において、外部の制御を煩雑にせず消去処理の高速化を図る。 - 特許庁

An optical axis control device 50 determines where the center of the optical axis aligning light is located by comparing output light beams of the light receiving element array 48 with each other, and adjusts the optical axis of the light axis aligning light in a lateral direction by the optical axis aligning device 42 so as to make the center of the optical axis aligning light incident to the light receiving element 46.例文帳に追加

光軸制御装置５０は、受光素子アレイ４８の出力を比較することで、光軸調整光の中心がどこに位置するかを判別し、光軸調整光の中心が受光素子４６に入射するように、光軸調整装置４２で光軸調整光の光軸を横方向に調整する。 - 特許庁

In the control method of the laser oscillation, by controlling the intensity of excitation light to irradiate the liquid crystal cell with and the strength of an external electric field to be impressed to the liquid crystal cell, the array condition of the liquid crystal molecules is changed and the presence / absence of the laser oscillation oscillated from the liquid crystal cell, the intensity of the laser beam and the linewidth of the laser beam are controlled.例文帳に追加

液晶セルに照射する励起光の強度と、前記液晶セルに印加する外部電場の強度を制御することにより、液晶分子の配列状態を変化させ、液晶セルから発振されるレーザー発振の有無、レーザー光の強度、及びレーザー光の線幅を制御する、レーザー発振の制御方法 - 特許庁

The refreshing control circuit 30 divides the memory area of a memory cell array 11 into a plurality of submemory areas beforehand, and executes a control to refresh information for a submemory area only in which the information to be refreshed is held in a use state when the information is refreshed among the submemory areas, and not to refresh the information for the submemory area in which information refreshing is unnecessary in a nonuse state.例文帳に追加

リフレッシュ制御回路３０は、メモリセルアレイ１１のメモリ領域を複数のサブメモリ領域にあらかじめ区分しておき、それらのサブメモリ領域のうち情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに対して情報のリフレッシュを行い、不使用状態にあってリフレッシュを必要としないサブメモリ領域についてはリフレッシュを行わない、という制御を実行する。 - 特許庁

The nonvolatile semiconductor memory device includes: a plurality of first wiring and second wiring intersecting each other; a memory cell array including the plurality of memory cells connected to each intersection part of the plurality of first wiring and second wiring; and a first wiring control circuit and second wiring control circuit for respectively selecting the first wiring and second wiring to supply voltage and current required for a reset operation or set operation of the memory cells.例文帳に追加

不揮発性半導体記憶装置は、互いに交差する複数の第１配線及び第２配線、これら複数の第１配線及び第２配線の各交差部に接続された複数のメモリセルからなるメモリセルアレイと、前記第１配線及び第２配線をそれぞれ選択し、前記メモリセルのリセット動作又はセット動作に必要な電圧又は電流を供給する第１配線制御回路及び第２配線制御回路とを備える。 - 特許庁

The semiconductor device 100b includes: a substrate 101; an imaging region A formed on the substrate 101 and arranged with an array of photoelectric conversion cells each having a photoelectric converting section 103; a control circuit region B formed on the substrate 101 and performing the control of the imaging region and the delivery of a signal therefrom; and copper-containing wiring layers 132, 134 formed on the substrate 101 and formed of a material containing copper.例文帳に追加

半導体装置１００ｂは、基板１０１と、基板１０１上に形成され、光電変換部１０３を有する光電変換セルがアレイ状に配置された撮像領域Ａと、基板１０１上に形成され、撮像領域の制御及び撮像領域からの信号の出力を行なう制御回路領域Ｂと、基板１０１上に形成され且つ銅を含む材料よりなる銅含有配線層１３２、１３４とを備える。 - 特許庁

The system comprises laser light 44 for obtaining diffraction images, an optical diffractor array 23 to be supplied with hologram data, a screen 26 having a photorefractive member 25 for projecting hologram images, reference light 46 to be made incident on the hologram pattern on the photorefractive member 25, and a means 22 for supplying the hologram data and an optical system control signal.例文帳に追加

回折像を得るためのレーザ光４４と、ホログラムデータが供給される光回折器アレイ２３と、ホログラム像を映し出すためのフォトリフラクティブ部材２５を有したスクリーン２６と、フォトリフラクティブ部材２５上のホログラムパターンに入射する参照光４６と、ホログラムデータ及び光学系制御信号を供給する手段２２とから成る。 - 特許庁

The display apparatus is equipped with a pixel array part 1 where signal lines and scanning lines are laid, a signal line driving circuit 2 to drive the signal lines, a scanning line driving circuit 3 to drive the scanning lines, a detection circuit 41 and an output circuit 4 to import and output an image, and a sensor controlling circuit 5 to control the sensor for importing an image.例文帳に追加

本発明に係る表示装置は、信号線及び走査線が列設される画素アレイ部１と、信号線を駆動する信号線駆動回路２と、走査線を駆動する走査線駆動回路３と、画像を取り込んで出力する検出回路４１＆出力回路４と、画像取込み用のセンサを制御するセンサ制御回路５とを備えている。 - 特許庁

A sound pickup section 102 has a microphone array and a memory storing respectively sound information picked up by each microphone, reads sound information from the memory on the basis of a result of calculating sound pickup timing of each microphone depending on a control instruction received from each client, synthesizes the read sound information and transmits the result to each client.例文帳に追加

収音部102は、マイクロホンアレイ、および、各マイクロホンにより収音されたサウンド情報をそれぞれ記憶するメモリを有し、クライアントから受信される制御命令に基づき各マイクロホンにおける収音タイミングを計算した結果に基づきメモリからサウンド情報を読み出し、読み出されたサウンド情報を合成してクライアントへ送信する。 - 特許庁

In hierarchical bit line structure provided with a main bit line and a sub-bit line, whole chip size can be reduced by arranging a serial diode switch requiring no additional gate control signal and a unit serial diode cell comprising a nonvolatile ferroelectric capacitor between the word line and the sub-bit line so as to realize the cross point cell array.例文帳に追加

本発明は、メインビットラインとサブビットラインを備える階層的ビットライン構造において、別途のゲート制御信号が不要な直列ダイオードスィッチと不揮発性強誘電体キャパシタからなる単位直列ダイオードセルをワードラインとサブビットラインとの間に配置してクロスポイントセルアレイを具現することにより、全体的なチップサイズを縮小することができる。 - 特許庁

The control device 11 retrieve effective logical addresses according to the copy 221 of the conversion table 132 to read physical stripes including data blocks of physical addresses corresponding to the effective logical addresses from a disk array 12 and writes data of the data blocks corresponding to the effective logical addresses among the physical addresses to a large capacity storage device 3.例文帳に追加

制御装置１１はアドレス変換テーブルのコピー２２１に従って有効な論理アドレスを検索して、その有効な論理アドレスに対応する物理アドレスのデータブロックが含まれる物理ストライプをディスクアレイ１２から読み込み、その物理ストライプ中の有効な論理アドレスに対応するデータブロックのデータを大容量記憶装置３に書き込む。 - 特許庁

The scintillator array 1 arranged two-dimensionally with scintillators is made partially luminescent by incidence of a γ ray, a light transmission part of a liquid crystal panel in a detection window 2 arranged in a backface thereof is scanned electrically in lines and rows by a detection window control unit 4, and emitted light is guided to one photomultiplier 3 provided in a following stage.例文帳に追加

シンチレータを２次元状に配置したシンチレータアレイ１が、γ線の入射によって部分的に発光し、その背面に配置された検出窓２の液晶パネルの光透過部が、検出窓制御ユニット４によって行・列に電気的に走査され、発光した光が後段に設けられた１個の光電子増倍管３に導かれる。 - 特許庁

A driving waveform control part 26 corrects the timing time of the driving waveform voltage applied to actuators 10Y1-10YN referring to a timing correction table 26d according to the number of nozzle holes (the actuators 10Y1-10YN) ejecting ink drops simultaneously out of one nozzle hole array 10Y counted by the image data counting circuit 26b.例文帳に追加

駆動波形制御部２６では、画像データカウント回路２６ｂでカウントされる１ノズル孔列１０Ｙ中の同時にインク滴を吐出するノズル孔（アクチュエータ１０Ｙ１〜１０ＹＮ）数に応じて、タイミング補正テーブル２６ｄを参照して該当アクチュエータ１０Ｙ１〜１０ＹＮに印加する駆動波形電圧のタイミング時間を補正するようにしている。 - 特許庁

The attitude control means 9 comprises a rotating stage 14 which rotates around a vertical axis line V; and a link 16 whose lower end is rotatably connected to the rotating stage 14 to turn around a first horizontal axis line H1, and whose other end is rotatably connected to the phased array antenna main body 7 to turn around a second horizontal axis line H2.例文帳に追加

姿勢制御手段９は、鉛直軸線Ｖ回りに回転する回転台１４と、下端が回転台１４に対して第１水平軸線Ｈ１回りに回動自由に接続されると共に、他端がフェーズドアレイアンテナ本体７に対して第２水平軸線Ｈ２回りに回動自由に接続されたリンク１６とを備えている。 - 特許庁

With an image of array of operations keys being displayed, and if it is determined that half-depression or contact operation has been made with an operation key based on an input signal from the half-depression sensor or the touch sensor, a process is performed which changes display of an image corresponding to the operation key by a control part incorporated in the portable information terminal.例文帳に追加

操作キーの配列のイメージを表示し、半押しセンサまたはタッチセンサからの入力信号から操作キーに対して半押しまたは接触の操作が行われたことが判定された場合、その操作キーに対応するイメージの表示を変化させる処理が、携帯情報端末に内蔵された制御部によって実行される。 - 特許庁

The electrosurgery generating device has a control system formed with the array of logic gates programmed so as to execute mathematical algorithm for controlling at least one parameter of output power, output voltage, and output current of output electrosurgery signals by a closed loop responding to detected values of output voltage and output current.例文帳に追加

電気外科発生装置は、出力電圧および出力電流の検知した値に応答して、閉ループで出力電気外科信号の出力電力、出力電圧または出力電流の少なくとも１つのパラメータを規制するために数学的アルゴリズムを実行するようにプログラムされた論理ゲートのアレイで形成された制御システムを有する。 - 特許庁

In a step of collecting logical block data of a single stripe, the control device 1 writes the logical block of the single stripe and a data block of a single stripe including a logical address tag block in a range physically continuing to a vacant range different from a range retaining data to be updated on disk devices 21-24 in the disk array 2.例文帳に追加

制御装置１は、１ストライプ分の論理ブロックのデータが蓄積された段階で、当該１ストライプ分の論理ブロックと論理アドレスタグブロックとを含む１ストライプ分のデータブロックを、ディスクアレイ２内のディスク装置２１〜２４上の更新されるべきデータを保持している領域とは別の空き領域内の物理的に連続する領域に書き込む。 - 特許庁

The semiconductor memory chip constituting the multi-chip package comprises a cell array, a register having sector information to be erased, an address clock driver generating simultaneously an address clock signal in multi-chip respectively, a counter generating successively addresses, a core driver performing erasing operation for the sector, and a control circuit controlling these components.例文帳に追加

マルチチップパッケージを構成する半導体メモリチップは、セルアレイと、消去するセクタ情報を有するレジスタと、マルチチップで同時にアドレスクロック信号を発生するようにするアドレスクロックドライバと、アドレスを順次に発生するカウンタと、該当セクタに対する消去動作を実行するコアドライバと、これら構成要素を制御する制御回路とを含む。 - 特許庁

In this case, the disk array controller 100 discriminates a RAID area (host protection area B) arranged in the HPA from a non-RAID area (host protection area A), manages them, and performs RAID control with respect to the RAID area in the HPA by an RAID level which is independently set from the RAID level of the user area.例文帳に追加

その際、ディスクアレイ制御装置１００は、ＨＰＡ上に設けられたＲＡＩＤ領域（ホスト保護領域Ｂ）と非ＲＡＩＤ領域（ホスト保護領域Ａ）を弁別して管理し、ＨＰＡ上のＲＡＩＤ領域に対して、ユーザ領域のＲＡＩＤレベルとは別個に設定されたＲＡＩＤレベルによりＲＡＩＤ制御を実行する。 - 特許庁

To provide a data rewriting method improving deterioration in write and erasing speed when continuously rewriting data of a cross point type memory cell array of a variable resistance element of which the electric resistance is varied by applying electric stress, control of a resistance value of the variable resistance element after write and erasure is facilitated, and high reliability can be attained.例文帳に追加

電気的ストレスの印加により電気抵抗が変化する可変抵抗素子のクロスポイント型メモリセルアレイのデータを連続的に書き換える場合の書き込み及び消去速度の劣化を改善し、書き込み及び消去後の可変抵抗素子の抵抗値の制御を容易化し、高い信頼性を実現可能なデータ書き換え方法を提供する。 - 特許庁