「Control array」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

The spreading of the emission light can be suppressed by the prism array 40; therefore, the light having high directivity can be taken out even when reducing aspect ratio of the light absorption region 30 and, as the result, the viewing field angle control sheet 10, which has high transmittance and high directivity of emission light, is inexpensive and is excellent in the productivity, can be obtained.例文帳に追加

このプリズム列４０により出射光の広がりを抑制することができるため、光吸収領域３０のアスペクト比を低くしても指向性の高い光を取り出すこと可能となり、透過性および光の指向性が高く、安価で生産性に優れた視野角制御シート１０を得ることができる。 - 特許庁

When communication with the external apparatus 9 is established, an image movement display control part 211 displays an array of reduced images of photographed images on a screen of a display part 15 and moves one of the reduced images in the screen from a movement start position to a transmission start position in a prescribed moving route.例文帳に追加

画像移動表示制御部２１１は、外部機器９との間で通信が確立した場合に、表示部１５の画面上に撮影画像の縮小画像を配列して表示するとともに、この縮小画像を画面内の移動開始位置側から送信開始位置に向けて所定の移動経路に沿って移動させる。 - 特許庁

A weighting factor calculation means constituted of a multiplier 4, an adder 10 and a weight controller 12 calculates weighting factors w_1-w_N for controlling the directivity of an array antenna by adaptive control based on receiving signals x_1-x_N of each antenna element ANT1-ANTN and a reference signal r.例文帳に追加

乗算器４と加算器１０とウエイト制御部１２とからなる重み係数算出手段は、各アンテナ素子ＡＮＴ１〜ＡＮＴＮの受信信号ｘ_１〜ｘ_Ｎと参照信号ｒとに基づいて、適応制御により、アレーアンテナの指向性を制御するための重み係数ｗ_１〜ｗ_Ｎを算出する。 - 特許庁

Pixels 102 containing an EL element with a pixel electrode 105 connected to a TFT for current control 104 are set in array on a substrate, and on a counter substrate 110, a light-shield film is formed at a place corresponding to the edge of the pixels 102, and a color filter 113 at a place corresponding to the pixels 102.例文帳に追加

電流制御用ＴＦＴ１０４に接続された画素電極１０５を陰極とするＥＬ素子を含む画素１０２が基板上に配列され、対向基板１１０には画素１０２の縁に対応した位置に遮光膜１１２が、画素１０２に対応した位置にカラーフィルター１１３が形成される。 - 特許庁

A light shielding pattern 54 having a plurality of arrayed polygonal light shielding portions 53 and a light transmitting portion 55 of a resolution limit or lower disposed at the center of the array is formed in the light transmitting region of a photomask, as a unit light shielding pattern for forming a projection 56 for alignment control in a photosensitive composition layer.例文帳に追加

感光性組成物層に配向制御用突起５６を形成するための単位の遮光パターンとして、フォトマスクの光透過領域中に、多角形状の遮光部５３が複数個配列され、その配列の中心部に解像限界以下の光透過部５５を有する遮光パターン５４を形成する。 - 特許庁

In this disk control system having a RAID(redundant array of independent disks) controller for continuously writing to data stripes formed by a plurality of disk devices, the data are successively written at least one data block each in the empty space of the assigned writing data stripe on a plurality of disks.例文帳に追加

複数のディスク装置により構成されるデータストライプに対して連続的にデータを書いていくＲＡＩＤコントローラを有するディスク制御システムにおいて、ライトリクエストに応答して、複数のディスク上の割り当てられた書き込み対象データストライプの空き領域に、少なくとも１データブロックずつ逐次書き込む。 - 特許庁

When writing is made to a data set not completing data reconstruction in a state that one HDD in an array 12 is in fault, a CPU 208 conducts control reconstructing the data of the fault HDD in the data set being a candidate for the writing to a spare HDD 120 from a normal HDD.例文帳に追加

ＣＰＵ２０８は、アレイ１２内の１つのＨＤＤが故障している状態でデータ復元が完了していないデータセットへの書き込みを行う場合、正常なＨＤＤからスペアＨＤＤ１２０に、書き込みの対象となるデータセットにおける故障ＨＤＤのデータを復元する制御を行う。 - 特許庁

The control circuit 4 sets the direction of an object person of the voice paging based on the personal identification ID as a voice paging direction, and sets the delay amount of the voice paging signal to be supplied to each speaker SP so that voice beams 8 radiated from the speaker array 2 are directed to the above voice paging direction.例文帳に追加

制御回路４は、個人識別ＩＤに基づいて音声呼出対象者のいる方向を音声呼出方向として設定し、スピーカアレイ２から放音される音声ビーム８が前記音声呼出方向に向くように、各スピーカＳＰに供給する前記音声呼出信号の遅延量を設定する。 - 特許庁

Each one of the signal processing chips includes: a data input terminal group to be electrically connected to the data output terminal group; multiple A/D converters for converting the analog signals of the pixels, which are received by the data input terminal group, into digital signals for each pixel column of the pixel array; and a control part for controlling the operations of the multiple A/D converters.例文帳に追加

信号処理チップは、データ出力端子群に電気的に接続されるデータ入力端子群と、データ入力端子群で受けた画素のアナログ信号を画素アレイの画素列毎にデジタル信号へ変換する複数のＡ／Ｄ変換器と、複数のＡ／Ｄ変換器の動作を制御する制御部とを有している。 - 特許庁

A light source unit has a constitution integrating a holder member 332 (1st member) for holding a coupling lens 302 with a base member (2nd member) for holding a control substrate 313 mounting a surface light-emitting type semiconductor laser array 301 thereon by jointing them on the reference surface perpendicular to the optical axis of the coupling lens 302 and fastening them by screws.例文帳に追加

光源ユニットは、カップリングレンズ３０２を保持するホルダ部材３３２（第１の部材）と、面発光型半導体レーザアレイ３０１を実装した制御基板３１３を保持するベース部材（第２の部材）とを、カップリングレンズ３０２の光軸に直交する基準面で接合し、ねじで締結することで一体化した構成となっている。 - 特許庁

To enable a RAID configuration even when the capacity of a disk to be replaced is smaller than that of a normal disk in a disk array control device using RAID by dispensing with an input device and a user's operation for disk replacement and detecting a replaced disk so as to be startable with a normal disk.例文帳に追加

ＲＡＩＤを用いたディスクアレイ制御装置において、ディスク交換時に入力デバイスおよびユーザの操作を不要とし、交換されたディスクを検出して正常なディスクで起動できるようにし、交換されるディスクの容量が正常なディスクより小さいときでもＲＡＩＤ構築できるようにする。 - 特許庁

A directivity control circuit (12) for calculating weight added to the reception output of each of antenna elements (11) in order to optimize directivity as the whole adaptive array antenna (2) and a signal processing circuit (13) for generating a synthetic signal by weighting the reception output of each of the antenna elements (11) are mounted on the rigid wiring board part (22).例文帳に追加

アダプティブアレーアンテナ(2)全体としての指向性を最適化するために各アンテナ素子(11)の受信出力に付ける重みを算出する指向性制御回路(12)と、各アンテナ素子(11)の受信出力に重み付けをして合成信号を生成する信号処理回路(13)は、リジッド配線板部(22)に搭載されている。 - 特許庁

A control part 7 reads the threshold level of a second memory cell adjacent to a first memory cell in the memory cell array, decides a correction value corresponding to the threshold level read from the second memory cell, the decided correction value is added to the read level of the first memory cell, and reads the threshold level of the first memory cell.例文帳に追加

制御部７は、メモリセルアレイ内の第１のメモリセルに隣接する第２のメモリセルの閾値レベルを読み出し、前記第２のメモリセルから読み出された閾値レベルに応じた補正値を決定し、前記決定した補正値を前記第１のメモリセルの読み出しレベルに加えて、前記第１のメモリセルの閾値レベルを読み出す。 - 特許庁

In SIMD control for controlling one-dimensionally located plural PE corresponding to the same command, ID codes, which are repeatedly assigned in the same array for every plural groups 2 composed of PE0, PE1 and PE2, for example, capable of specifying the arbitrary PE within each of groups 2 are applied for every PE.例文帳に追加

１次元的に配列された複数のＰＥを同一の指令により制御するＳＩＭＤ制御において、たとえばＰＥ０，ＰＥ１，ＰＥ２からなる複数のグループ２ごとに同じ配列で繰り返し割り当てられ、かつ、各グループ２内で任意のＰＥを特定可能なＩＤコードを各ＰＥごとに付与する。 - 特許庁

The semiconductor storage device includes: a memory cell array MA in which the memory cells MC configured of a series connection of diodes Di and variable resistors VR are arranged at crossing parts of a plurality of bit lines BL and a plurality of word lines WL; and a control circuit for alternatively driving the bit line BL and the word line WL.例文帳に追加

半導体記憶装置は、ダイオードＤｉと可変抵抗素子ＶＲとを直列接続してなるメモリセルＭＣが複数のビット線ＢＬ及び複数のワード線ＷＬの交差部に配置されたメモリセルアレイＭＡと、ビット線ＢＬ及びワード線ＷＬを選択駆動する制御回路とを備える。 - 特許庁

The robot is configured such that its head is turnably fitted to a shell, a directivity microphone directed in a front direction of a face of the head is provided to the head, and an array microphone comprising a plurality of microphones arranged in the front part of the surrounding of its neck at a prescribed interval and a control section for controlling the robot are provided to the shell.例文帳に追加

頭部が胴体に対して回転可能に取り付けられたロボットであって，頭部に，その顔の正面方向に向けられた指向性マイクを設け，胴体に，その首の回りの前方に一定間隔を置いて配置された複数個のマイクにより構成されたアレイマイクとロボットを制御する制御部とを備える。 - 特許庁

In the processing of expanding the storage capacity of a disk array 2 by adding a disk device 24, a control device 1 searches valid logical address in response to a copy 35 of an address translation table 32 at the start time of the storage capacity expansion and accumulates the searched valid logical address data by packing into a write buffer 31 following a restructuring.例文帳に追加

制御装置１は、ディスク装置２４を追加してディスクアレイ２の記憶容量を拡張する処理で、記憶容量拡張開始時点のアドレス変換テーブル３２のコピー３５に従って有効な論理アドレスを検索し、その検索した有効な論理アドレスのデータを再構築後の書き込みバッファ３１に詰めて蓄積する。 - 特許庁

To provide radio communication equipment and a signal processing method for shortening the measuring time of the fading speed (Doppler frequency) of a radio signal received from the radio communication terminal when the radio communication terminal moves at a high speed, and for further improving the signal processing such as adaptive array control.例文帳に追加

無線通信端末が高速で移動する場合において、当該無線通信端末から受信した無線信号のフェージング速度（ドップラー周波数）の測定時間を短縮しつつ、アダプティブアレイ制御などの信号処理の精度をさらに向上させることができる無線通信装置及び信号処理方法を提供する。 - 特許庁

In a base section 30, when an identification signal is received from a base station 40, an adaptive array control part stops updating first and second complex waits, and a mobile station direction estimating part obtains estimation direction information, corresponding to the update final values of the first and second complex weights W1 and W2 (step 303).例文帳に追加

基地局３０において、基地局４０の識別信号を受け、アダプティブアレイ制御部は、第１及び第２の複素ウエイトの更新を停止し、移動局方向推定部は、第１及び第２の複素ウエイトＷ１、Ｗ２の更新最終値に対応する推定方向情報を求める（ステップ３０３）。 - 特許庁

The adaptive array antenna controller comprises a means for extracting the signal component of a plurality of subcarriers contained in the analog receiving signal, and an adaptive control means for adjusting the weighting factor to suppress the signal component of specified subcarriers in the plurality of subcarriers.例文帳に追加

本装置は、前記ディジタル信号をフーリエ変換することで、前記アナログ受信信号に含まれる複数のサブキャリアの各々についての信号成分を抽出する抽出手段と、複数のサブキャリアの内、所定のサブキャリアに対する信号成分を抑圧するように、前記重み係数を調整する適応制御手段を有する。 - 特許庁

In a high voltage power source control circuit (15), a global negative voltage line (69) transmitting negative voltage (VBB) is separated from a local negative voltage line (71) provided corresponding to a sub-array block during a standby cycle in which supply of the power source is interrupted, A global ground line transmitting ground voltage (VSS) is separated from a local ground line (77).例文帳に追加

高圧電源制御回路（１５）は、電源供給が遮断されるスタンバイサイクル時、負電圧（ＶＢＢ）を伝達するグローバル負電圧線（６９）とサブアレイブロックに対応して設けられるローカル負電圧線（７１）とを分離し、また、接地電圧（ＶＳＳ）を伝達するグローバル接地線（７２）とローカル接地線（７７）を分離する。 - 特許庁

The speaker array device 1 emits sound that expresses object movement or the like as a sound beam on the basis of a sound signal input from a signal inputting part 51 and focal position information being control information, and further changes the focal position and the sound emitting direction of the sound beam to move the sound beam.例文帳に追加

スピーカアレイ装置１は、信号入力部５１から入力された音声信号と制御情報である焦点位置情報とに基づいて、物体の移動などを表現する音声を音声ビームとして放音し、さらに、その音声ビームの焦点位置や放音方向を変化させて、音声ビームを移動させる。 - 特許庁

The present invention utilizes the nonvolatile ferroelectric memory to program a test mode and data pin arrangement and rearranges an address, a control signal and a data pin arrangement state in a software manner according to a programmed code, thereby accurately testing the characteristics of the cell array without requiring another process.例文帳に追加

このため、本発明は不揮発性強誘電体メモリを利用してテストモード及びデータピンの配置をプログラムし、プログラムされたコードに従いソフトウェア的にアドレス、制御信号及びデータピンの配置状態を再調整することにより、別途のプロセスなくセルアレイの特性を正確にテストすることができるようになる。 - 特許庁

A writing data control circuit 3 checks whether an input address coincides with an address of the initial data storage area 12 in the memory cell array 1, and when both of them are not coincident, input data D0-D7 are output, while preset optional fixed data are output when they are coincident.例文帳に追加

書き込みデータ制御回路３は、入力アドレスがメモリセルアレイ１の初期データ記憶領域１２のアドレスと一致するか否かを比較し、その両者が一致しない場合には入力データＤ０〜Ｄ７を出力し、それが一致する場合には予め設定されている任意固定データを出力する。 - 特許庁

A control unit 20 stores a data unit input finally among a plurality of data units constituting one reception unit in a memory cell with a first address in a memory array 2, and stores a data unit input previous to the data unit finally input in another memory cell with a second address different from the first address.例文帳に追加

制御部２０は、１受信単位を構成する複数のデータユニットのうち、最後に入力されたデータユニットをメモリアレイ２内の第１のアドレスのメモリセルに格納し、最後に入力されたデータユニットに先行して入力されたデータユニットをメモリアレイ内の、第１のアドレスとは別の第２のアドレスのメモリセルに格納する。 - 特許庁

A nonvolatile semiconductor memory device has one word gate 104 and a memory cell array 200 in which twin memory cells 100 having first and second nonvolatile memory cells 108A, 108B controlled by first and second control gates 106A, 106B are arranged respectively in the directions of column and row.例文帳に追加

不揮発性半導体記憶装置は、１つのワードゲート１０４と、第１，第２のコントロールゲート１０６Ａ，１０６Ｂにより制御される第１，第２の不揮発性メモリセル１０８Ａ，１０８Ｂとを有するツインメモリセル１００を、列方向及び行方向にそれぞれ複数配列してなるメモリセルアレイ２００を有する。 - 特許庁

This memory device 86 is provided with a plurality of banks to be selected by a bank address, which are respectively equipped with a memory cell array including a plurality of page areas to be selected from a low address; a low control part for controlling the activation of page areas in the banks in response to a first operation code; and a data input/output terminal group.例文帳に追加

メモリ装置は，ロウアドレスにより選択される複数のページ領域を含むメモリセルアレイをそれぞれ有し，バンクアドレスにより選択される複数のバンクと，第１の動作コードに応答して，前記バンク内のページ領域の活性化を制御するロウ制御部と，データ入出力端子群とを有する。 - 特許庁

To achieve a higher speed for erasure processing without making external control complicated in a nonvolatile semiconductor memory device provided with a plurality of memory blocks where a plurality of electrically writable and erasable nonvolatile memory cells are arranged in an array form to enable batch data erasure, and redundant blocks to replace the memory blocks.例文帳に追加

電気的に書き込み消去可能な不揮発性のメモリセルをアレイ状に複数配列して一括データ消去可能に形成されたメモリブロックの複数と、メモリブロックを置換可能な冗長ブロックを備えてなる不揮発性半導体記憶装置において、外部の制御を煩雑にせず消去処理の高速化を図る。 - 特許庁

An optical axis control device 50 determines where the center of the optical axis aligning light is located by comparing output light beams of the light receiving element array 48 with each other, and adjusts the optical axis of the light axis aligning light in a lateral direction by the optical axis aligning device 42 so as to make the center of the optical axis aligning light incident to the light receiving element 46.例文帳に追加

光軸制御装置５０は、受光素子アレイ４８の出力を比較することで、光軸調整光の中心がどこに位置するかを判別し、光軸調整光の中心が受光素子４６に入射するように、光軸調整装置４２で光軸調整光の光軸を横方向に調整する。 - 特許庁

In the control method of the laser oscillation, by controlling the intensity of excitation light to irradiate the liquid crystal cell with and the strength of an external electric field to be impressed to the liquid crystal cell, the array condition of the liquid crystal molecules is changed and the presence / absence of the laser oscillation oscillated from the liquid crystal cell, the intensity of the laser beam and the linewidth of the laser beam are controlled.例文帳に追加

液晶セルに照射する励起光の強度と、前記液晶セルに印加する外部電場の強度を制御することにより、液晶分子の配列状態を変化させ、液晶セルから発振されるレーザー発振の有無、レーザー光の強度、及びレーザー光の線幅を制御する、レーザー発振の制御方法 - 特許庁

The refreshing control circuit 30 divides the memory area of a memory cell array 11 into a plurality of submemory areas beforehand, and executes a control to refresh information for a submemory area only in which the information to be refreshed is held in a use state when the information is refreshed among the submemory areas, and not to refresh the information for the submemory area in which information refreshing is unnecessary in a nonuse state.例文帳に追加

リフレッシュ制御回路３０は、メモリセルアレイ１１のメモリ領域を複数のサブメモリ領域にあらかじめ区分しておき、それらのサブメモリ領域のうち情報のリフレッシュを行う際に使用状態にあって当該リフレッシュを必要とする情報が保持されているサブメモリ領域のみに対して情報のリフレッシュを行い、不使用状態にあってリフレッシュを必要としないサブメモリ領域についてはリフレッシュを行わない、という制御を実行する。 - 特許庁

The nonvolatile semiconductor memory device includes: a plurality of first wiring and second wiring intersecting each other; a memory cell array including the plurality of memory cells connected to each intersection part of the plurality of first wiring and second wiring; and a first wiring control circuit and second wiring control circuit for respectively selecting the first wiring and second wiring to supply voltage and current required for a reset operation or set operation of the memory cells.例文帳に追加

不揮発性半導体記憶装置は、互いに交差する複数の第１配線及び第２配線、これら複数の第１配線及び第２配線の各交差部に接続された複数のメモリセルからなるメモリセルアレイと、前記第１配線及び第２配線をそれぞれ選択し、前記メモリセルのリセット動作又はセット動作に必要な電圧又は電流を供給する第１配線制御回路及び第２配線制御回路とを備える。 - 特許庁

The semiconductor device 100b includes: a substrate 101; an imaging region A formed on the substrate 101 and arranged with an array of photoelectric conversion cells each having a photoelectric converting section 103; a control circuit region B formed on the substrate 101 and performing the control of the imaging region and the delivery of a signal therefrom; and copper-containing wiring layers 132, 134 formed on the substrate 101 and formed of a material containing copper.例文帳に追加

半導体装置１００ｂは、基板１０１と、基板１０１上に形成され、光電変換部１０３を有する光電変換セルがアレイ状に配置された撮像領域Ａと、基板１０１上に形成され、撮像領域の制御及び撮像領域からの信号の出力を行なう制御回路領域Ｂと、基板１０１上に形成され且つ銅を含む材料よりなる銅含有配線層１３２、１３４とを備える。 - 特許庁

A sound pickup section 102 has a microphone array and a memory storing respectively sound information picked up by each microphone, reads sound information from the memory on the basis of a result of calculating sound pickup timing of each microphone depending on a control instruction received from each client, synthesizes the read sound information and transmits the result to each client.例文帳に追加

収音部102は、マイクロホンアレイ、および、各マイクロホンにより収音されたサウンド情報をそれぞれ記憶するメモリを有し、クライアントから受信される制御命令に基づき各マイクロホンにおける収音タイミングを計算した結果に基づきメモリからサウンド情報を読み出し、読み出されたサウンド情報を合成してクライアントへ送信する。 - 特許庁

In hierarchical bit line structure provided with a main bit line and a sub-bit line, whole chip size can be reduced by arranging a serial diode switch requiring no additional gate control signal and a unit serial diode cell comprising a nonvolatile ferroelectric capacitor between the word line and the sub-bit line so as to realize the cross point cell array.例文帳に追加

本発明は、メインビットラインとサブビットラインを備える階層的ビットライン構造において、別途のゲート制御信号が不要な直列ダイオードスィッチと不揮発性強誘電体キャパシタからなる単位直列ダイオードセルをワードラインとサブビットラインとの間に配置してクロスポイントセルアレイを具現することにより、全体的なチップサイズを縮小することができる。 - 特許庁

The control device 11 retrieve effective logical addresses according to the copy 221 of the conversion table 132 to read physical stripes including data blocks of physical addresses corresponding to the effective logical addresses from a disk array 12 and writes data of the data blocks corresponding to the effective logical addresses among the physical addresses to a large capacity storage device 3.例文帳に追加

制御装置１１はアドレス変換テーブルのコピー２２１に従って有効な論理アドレスを検索して、その有効な論理アドレスに対応する物理アドレスのデータブロックが含まれる物理ストライプをディスクアレイ１２から読み込み、その物理ストライプ中の有効な論理アドレスに対応するデータブロックのデータを大容量記憶装置３に書き込む。 - 特許庁

The scintillator array 1 arranged two-dimensionally with scintillators is made partially luminescent by incidence of a γ ray, a light transmission part of a liquid crystal panel in a detection window 2 arranged in a backface thereof is scanned electrically in lines and rows by a detection window control unit 4, and emitted light is guided to one photomultiplier 3 provided in a following stage.例文帳に追加

シンチレータを２次元状に配置したシンチレータアレイ１が、γ線の入射によって部分的に発光し、その背面に配置された検出窓２の液晶パネルの光透過部が、検出窓制御ユニット４によって行・列に電気的に走査され、発光した光が後段に設けられた１個の光電子増倍管３に導かれる。 - 特許庁

When data of the logical block for one stripe is accumulated, the control device 1 writes a data block for one stripe including the logical block for one stripe and a logical address tag block into a physically contiguous space in a free space another from the space retaining data which needs to be updated on disk devices 21-24 in the disk array 2.例文帳に追加

制御装置１は、１ストライプ分の論理ブロックのデータが蓄積された段階で、当該１ストライプ分の論理ブロックと論理アドレスタグブロックとを含む１ストライプ分のデータブロックを、ディスクアレイ２内のディスク装置２１〜２４上の更新されるべきデータを保持している領域とは別の空き領域内の物理的に連続する領域に書き込む。 - 特許庁

To provide a two-dimensional image reader and a sensitivity correction method capable of improving the production yield by accurately reading the image pattern of a body to be detected without complicating a drive control method even in the case that a sensitivity curved inclination is present in a photosensor array due to the dispersion of the sensitivity characteristics of photosensors.例文帳に追加

フォトセンサ相互に感度特性のバラツキによりフォトセンサアレイに感度傾斜が存在する場合であっても、駆動制御方法を複雑化することなく、被検出体の画像パターンを正確に読み取ることができるようにして、生産歩留まりの向上を図ることができる２次元画像読取装置及びその感度補正方法を提供する。 - 特許庁

The top of the array substrate is provided with a plurality of short-circuit wiring 51 which are formed of the semiconductor layers and short-circuit the semiconductor layers of the switching elements arrayed in every row, a plurality of video signal lines connected for every column of the pixel sections and a plurality of scanning lines Sga connected to the control terminals of the respective switching elements for every row of the pixel sections.例文帳に追加

アレイ基板上には、半導体層により形成され、各行に並んだスイッチング素子の半導体層同士を短絡した複数の短絡配線５１、画素部の列毎に接続された複数の映像信号線、画素部の行毎にそれぞれスイッチング素子の制御端子に接続された複数の走査線Ｓｇａが設けられている。 - 特許庁

A phased array antenna 100 has a transmitter 5, an electric power distribution circuit 3, the plurality of element antennas 1 for emitting a high frequency signal, digital phase shifters 2 for imparting a passing phase to the high frequency signal, and a phase shifter control circuit 4 for the plurality of elements for rotating the passing phases of the at least two digital phase shifters 2 at the same time.例文帳に追加

フェーズドアレーアンテナ１００は、送信機５と、電力分配回路３と、高周波信号を放射する複数の素子アンテナ１と、当該高周波信号に通過位相を与えるディジタル移相器２と、少なくとも２つのディジタル移相器２の通過位相を同時に回転させる複数素子移相器制御回路４とを有する。 - 特許庁

The electrosurgery generating device has a control system formed with the array of logic gates programmed so as to execute mathematical algorithm for controlling at least one parameter of output power, output voltage, and output current of output electrosurgery signals by a closed loop responding to detected values of output voltage and output current.例文帳に追加

電気外科発生装置は、出力電圧および出力電流の検知した値に応答して、閉ループで出力電気外科信号の出力電力、出力電圧または出力電流の少なくとも１つのパラメータを規制するために数学的アルゴリズムを実行するようにプログラムされた論理ゲートのアレイで形成された制御システムを有する。 - 特許庁

The display apparatus is equipped with a pixel array part 1 where signal lines and scanning lines are laid, a signal line driving circuit 2 to drive the signal lines, a scanning line driving circuit 3 to drive the scanning lines, a detection circuit 41 and an output circuit 4 to import and output an image, and a sensor controlling circuit 5 to control the sensor for importing an image.例文帳に追加

本発明に係る表示装置は、信号線及び走査線が列設される画素アレイ部１と、信号線を駆動する信号線駆動回路２と、走査線を駆動する走査線駆動回路３と、画像を取り込んで出力する検出回路４１＆出力回路４と、画像取込み用のセンサを制御するセンサ制御回路５とを備えている。 - 特許庁

A driving waveform control part 26 corrects the timing time of the driving waveform voltage applied to actuators 10Y1-10YN referring to a timing correction table 26d according to the number of nozzle holes (the actuators 10Y1-10YN) ejecting ink drops simultaneously out of one nozzle hole array 10Y counted by the image data counting circuit 26b.例文帳に追加

駆動波形制御部２６では、画像データカウント回路２６ｂでカウントされる１ノズル孔列１０Ｙ中の同時にインク滴を吐出するノズル孔（アクチュエータ１０Ｙ１〜１０ＹＮ）数に応じて、タイミング補正テーブル２６ｄを参照して該当アクチュエータ１０Ｙ１〜１０ＹＮに印加する駆動波形電圧のタイミング時間を補正するようにしている。 - 特許庁

The attitude control means 9 comprises a rotating stage 14 which rotates around a vertical axis line V; and a link 16 whose lower end is rotatably connected to the rotating stage 14 to turn around a first horizontal axis line H1, and whose other end is rotatably connected to the phased array antenna main body 7 to turn around a second horizontal axis line H2.例文帳に追加

姿勢制御手段９は、鉛直軸線Ｖ回りに回転する回転台１４と、下端が回転台１４に対して第１水平軸線Ｈ１回りに回動自由に接続されると共に、他端がフェーズドアレイアンテナ本体７に対して第２水平軸線Ｈ２回りに回動自由に接続されたリンク１６とを備えている。 - 特許庁