「Control array」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

The test is started by a test start time counter 4 measuring the text start time, and a host I/O check part 5 confirms that a disk array control part 9 is not executing an I/O instruction from a host computer I, and thereafter, a data test part 6 executes the data read test.例文帳に追加

テスト開始時間を計測するテスト開始時間カウンタ４によりテスト開始が起動され、ホストＩ／Ｏチェック部５がディスクアレイ制御部９がホストコンピュータ１からのＩ／Ｏ命令を実行中でないことを確認した後に、データテスト部６がデータの読み出しテストを実行する。 - 特許庁

The wireless light emitting display apparatus is constituted of many light emitting modules 10 arranged on positions to be displayed in a prescribed array pattern and respectively having individual identification IDs and at least one control computer 2 for controlling selective on/off of these light emitting modules 10 in accordance with respective individual identification IDs.例文帳に追加

表示対象位置に所定の配列パターンを以って設置され、固体識別ＩＤを付与された多数個の発光モジュール１０と、これら発光モジュール１０を固体識別ＩＤによって選択的に点灯・消灯制御する少なくとも１台の制御コンピュータ２とから構成する。 - 特許庁

The main control means instructs the generation position of a two-dimensional scanning surface to a transmission means 4 and a reception beam former 5 connected to each ultrasonic vibrator 1 of a two-dimensional array probe 2, and instructs an image processing means 9 to carry out image processing corresponding to a scanning mode.例文帳に追加

主制御手段８は、二次元アレイプローブ２の各超音波振動子１に接続する送信手段４と受信ビームフォーマ５とに対し二次元走査面の生成位置を指示し、同時に画像処理手段９に走査モードに対応した画像処理を実行するように指示するよう構成される。 - 特許庁

A control circuit 6 controls the read operations so that one of data and threshold information having been completely read is output from the data latch DLX, and the other one being read is read from the memory cell array and stored into the data latches DL0-DL2.例文帳に追加

制御回路６は、データとしきい値電圧情報とのうち先に読み出し動作が終了した一方をデータラッチＤＬＸから出力するとともに、読み出し動作が終了していない他方をメモリセルアレイから読み出してデータラッチＤＬ０〜ＤＬ２に保持するよう読み出し動作を制御する。 - 特許庁

A control circuit 391 controls peripheral circuits such as a column decoder 290 so that input/output of data for testing specific operation of a plurality of memory cells included in a memory cell array 320 is performed when receiving a L level test mode signal TM and a H level test mode signal TM.例文帳に追加

制御回路３９１は、Ｌレベルのテストモード信号ＴＭおよびＨレベルのテストモード信号ＴＭを受けると、メモリセルアレイ３２０に含まれる複数のメモリセルに特殊動作をテストするためのデータの入出力を行なうようにコラムデコーダ２９０等の周辺回路を制御する。 - 特許庁

To provide a beam steering system that uses a phased array antenna which by changing and generating a frequency of a signal input into a phase shifter in a transmission-reception switch, is able to make a beam steering angle by means of simple control without changing a phase of the phase shifter.例文帳に追加

本発明は、送受信スイッチ内の移相器に入力される信号の周波数を変化させて生成することにより、移相器の位相を変化させることがなくても単純な制御によってビームステアリング角を作ることができる位相配列アンテナを用いたビームステアリングシステムを提供する。 - 特許庁

An image formation apparatus 100 includes a light scanning device 10 with a laser array 12 which has 32 LDs and a single MPD 20 for detecting a quantity of light of laser beams, laser driving devices D1-D32, the quantity of light control devices C1-C32, and change-over switches SW1-SW32.例文帳に追加

画像形成装置１００は、３２個のＬＤ及びレーザービームの光量を検出する単一のＭＰＤ２０を備えたレーザーアレイ１２を備えた光走査装置１０、レーザー駆動装置Ｄ１〜Ｄ３２、光量制御装置Ｃ１〜Ｃ３２、切替スイッチＳＷ１〜ＳＷ３２を備えている。 - 特許庁

The optical modulation section spatially arrays and divides the laser light of the laser light source with a plurality of control signals, the arrayed output light beams are reduced and projected on the projection optical section, and the pitch variation section varies and controls array intervals of laser spots arrayed at the imaging section of the projection optical section.例文帳に追加

レーザ光源のレーザ光を光変調部で複数の制御信号で空間的に配列分割し、この配列された出力光を投影光学部に縮小投影し、投影光学部の結像部に配列されたレーザスポットの配列間隔をピッチ可変部によって可変制御する。 - 特許庁

An air flow control plate 11 is provided through predetermined diagonal bracings 3, 4 fitted to supports 2A of a photovoltaic power generation array rack 10 where the solar cell panel 1 is installed at a predetermined tilt angle so as to form a ventilation slit 12 with a lower surface of the solar cell panel 1.例文帳に追加

所定の傾斜角をなして太陽電池パネル１が設置される太陽光発電アレイ架台１０の支柱２Ａに取り付けられた所定の斜材３，４を介して、太陽電池パネル１の下面との間に通風スリット１２を形成するように、気流制御板１１を設けた。 - 特許庁

This microchemical analyzing system, constituted by forming a flow type microchip 14 having a fine flow channel 18 on a substrate, is equipped with a common platform 13 composed of a transducer layer 12 having the array type ultrasonic transducer 16 and a signal control circuit layer 11.例文帳に追加

基板上に微細な流路１８を有して成るフロー型マイクロチップ１４が構成されているマイクロ化学分析システムに於いて、アレイ状の超音波トランスデューサ１６を有するトランスデューサ層１２と、信号制御回路層１１と、から成る共通プラットフォーム１３を具備している。 - 特許庁

To solve such a problem that read and write cycles of a memory cell takes double time when a memory cell in which two bits/cell is stored is used and to provide a peripheral control circuit having memory array constitution in which area can be reduced.例文帳に追加

１メモリセルに２ビットを蓄積するメモリアレイ構成においても、１回のアクセスで複数バイトを読出し又は書込みすることができ、また、さらなる高速読出し方式であるプリチャージしないセンスアンプを使用することで、読出しの高速化とともに、あらゆるシステム用途にこのメモリアレイを使用可能とする。 - 特許庁

In the communication equipment 3, data transmitted via the exclusively used lines 6 are demultiplexed by a multiplex/demultiplex converting part 33 and sent to the LAN 5 after converting the array of data by correcting delay caused by the exclusively used lines 6 via a delay compensating part 32 on the basis of the control signal contained in the data.例文帳に追加

通信装置３では、専用線６を介して伝送されたデータを多重／分離変換部３３によって多重化し、遅延補償部３２によって、データに含まれる制御信号をもとに専用線６による遅延を補正してデータの配列を変換し、ＬＡＮ５へ送出する。 - 特許庁

A gate control line 108 is operated by a scan sequencer 110 and the scanning for selecting a spatial resolution of the data read out from respective regions of a detector array is executed so as to optimize the X-ray detector for practical clinical application.例文帳に追加

ゲート制御線（１０８）をスキャン・シーケンサ（１１０）によって操作して、具体的な臨床応用向けにＸ線検出器が最適化されるように検出器アレイの各領域から読み出したデータの空間分解能を別々に選択するスキャンを実行することができる。 - 特許庁

In a 1st CMOS circuit and a 2nd CMOS circuit which are different in driving voltage on a TFT array substrate of the electrooptical device, N-channel type TFTs and P-channel type TFTs constituting the CMOS circuits, have 4-terminal structure equipped with a back gate for threshold voltage control.例文帳に追加

電気光学装置のＴＦＴアレイ基板において、駆動電圧が相違する第１のＣＭＯＳ回路と第２のＣＭＯＳ回路では、ＣＭＯＳ回路を構成するＮチャネル型ＴＦＴ、およびＰチャネル型ＴＦＴを、しきい値電圧制御用のバックゲートを備えた４端子構造とする。 - 特許庁

The adaptive array antenna control device extracts a signal component for each of a plurality of sub-carriers contained in the analog reception signal by performing Fourier transform on a digital signal and adjusts the weight coefficient so as to suppress a signal component for predetermined sub-carriers in the plurality of sub-carriers.例文帳に追加

適応アレーアンテナ制御装置は、ディジタル信号をフーリエ変換することで、アナログ受信信号に含まれる複数のサブキャリアの各々についての信号成分を抽出し、複数のサブキャリアの内、所定のサブキャリアに対する信号成分を抑圧するように、重み係数を調整する。 - 特許庁

Each memory cell array 11a has 256 word lines, and the select circuit 15 receives a 10-bit internal address signal and an external address signal and selects and outputs either of the internal and external address signals according to a 1st refresh control signal REF1.例文帳に追加

各メモリセルアレイ１１ａは２５６本のワード線を有し、セレクト回路１５は、それぞれ１０ビットの内部アドレス信号及び外部アドレス信号を受け、第１のリフレッシュ制御信号ＲＥＦ１に基づいて内部アドレス信号又は外部アドレス信号のいずれかを選択して出力する。 - 特許庁

The nonvolatile storage device includes a memory cell array including a plurality of electrically rewritable and erasable nonvolatile memory cells M11 to M44, and an erase control circuit ERCN controlling an erase operation for the memory cells to be erased from among the plurality of nonvolatile memory cells.例文帳に追加

不揮発性記憶装置は、電気的に書き換え及び消去可能な複数の不揮発性メモリーセルＭ１１〜Ｍ４４を有するメモリーセルアレイと、複数の不揮発性メモリーセルのうちの消去対象メモリーセルに対する消去動作の制御を行う消去制御回路ＥＲＣＮとを含む。 - 特許庁

The refresh control circuit 12 generates a refresh address 34 for executing refresh of the memory cell array 13 until the refresh address 34 coincides with the most significant row address 44 every timing for supplying the refresh request signal 33 generated by the memory controller 11.例文帳に追加

リフレッシュ制御回路１２は、メモリコントローラ１１で生成されたリフレッシュ要求信号３３が供給されるタイミング毎に、メモリセルアレイ１３のリフレッシュを実施するためのリフレッシュアドレス３４が最上位ロウアドレス４４と一致するまで当該リフレッシュアドレス３４を生成する。 - 特許庁

To uniquely and precisely control the gain peak wavelengths in a plurality of light emission regions for generating the plurality of laser light beams respectively in a semiconductor laser array for outputting the plurality of laser light beams having mutually different wavelengths so that the gain peak wavelengths correspond to the wavelengths of the laser light beams respectively.例文帳に追加

互いに波長が異なる複数のレーザ光を出力する半導体レーザアレイにおいて、複数のレーザ光をそれぞれ発生する複数の発光領域における利得ピーク波長を、当該レーザ光の波長にそれぞれ対応するように一意に且つ精度よく制御する。 - 特許庁

To provide a disk array device and its control method which can speed up the reading or writing of data by putting together requests to read or write mutually adjacent recording areas belonging to different stripes in the same disk drive.例文帳に追加

同一ディスク装置内の異なるストライプに属する互いに隣接する記録領域に対する読み込みまたは書き込みの要求をひとまとめにすることによってデータの読み込みはたは書き込みを高速化することのできるディスクアレイ装置およびその制御方法を提供すること。 - 特許庁

A control part 3 sets up individual divided areas obtained by dividing the disk areas of respective real disk devices Disk1 to DiskN by the size as virtual disk devices and constructs a disk array by using plural virtual disk devices including plural virtual disk devices generated on the same disk device.例文帳に追加

制御部３は、複数の実ディスク装置Disk1 〜DiskN の各々のディスク領域を前記サイズで分割した個々の分割領域を仮想ディスク装置とし、同じ実ディスク装置上に生成された複数の仮想ディスク装置を含め、複数の仮想ディスク装置を使ってディスクアレイを構築する。 - 特許庁

A timing specification part 32 specifies the start time and the end time of the contents specified by the contents judgment part 31 on the basis of the program array information SI and the electronic program table EPG and an effect control part 23 displays a curtain to be opened and closed at the start time and the end time on the contents.例文帳に追加

タイミング特定部３２は、番組配列情報ＳＩや電子番組表ＥＰＧの情報をもとに、コンテンツ判定部３１で特定されたコンテンツの開始時刻と終了時刻を特定し、そのコンテンツに、エフェクト制御部２３が、開始時刻と終了時刻に開閉する幕を表示する。 - 特許庁

To provide a base station device and control method thereof by which excellent communication can be achieved by appropriately determining the wait of an adaptive array antenna related to both users even when there is a great reception power difference between reference signals transmitted from a plurality of mobile station devices.例文帳に追加

複数の移動局装置から送信される参照信号の受信電力差が大きい場合であっても、両ユーザに係るアダプティブアレイアンテナのウェイトを好適に決定して、良好な通信を実現することができる基地局装置及びその制御方法を提供すること。 - 特許庁

In a magnetic memory device having a memory cell array 2 provided with a plurality of memory cells 60 having a magneto resistive element 61, the device is provided with a refresh control section reading information stored in the memory cell and performing refresh operation rewriting the information immediately after the information is read out.例文帳に追加

磁気抵抗効果素子６１を有する記憶セル６０を複数個備えた記憶セルアレイ２を有する磁気記憶装置において、記憶セルに格納された情報を読み出し、この読み出した情報をその直後に再書き込みするリフレッシュ動作を行うリフレッシュ制御部を備えている。 - 特許庁

An adaptive array antenna system 100 disclosed herein includes: m_0 pieces of directivity variable antenna elements AN-m (m is a natural number of m_0 or below) whose directivity is controlled; wireless receivers R-m; an adaptive control controller C1; weighting units (multipliers) W-m; and a signal composite unit (adder) p1.例文帳に追加

アダプティブアレーアンテナ装置１００は、指向性制御可能なｍ_0個の指向性可変アンテナ素子ＡＮ−ｍ（ｍはｍ_0以下の自然数、以下同じ）と、無線受信機Ｒ−ｍと、適応制御コントローラＣ１と、重み付け装置（乗算器）Ｗ−ｍと、信号合成装置（加算器）ｐ１とを備えている。 - 特許庁

A storage device 20 stores picture data, and a control part 10 divides a display part 2 in the same way as the key array state of at least a part of keys constituting an operating part 3, and the picture data read from the storage device 20 are respectively assigned to the divided display areas, and displayed.例文帳に追加

記憶装置２０には画像のデータが格納されており、制御部１０は、操作部３を構成する少なくとも一部のキーの配列状態と同様に表示部２を分割し、分割した各表示領域に記憶装置２０から読み出した画像のデータをそれぞれ割り当てて、表示する。 - 特許庁

The control part 101 determines a charge start estimation timing so that an amount of electric power, which is generated by the solar battery array 20 in a period between the charge start estimation timing set as a start time and a power use start estimation timing set as an end time, equals to the calculated charge amount.例文帳に追加

制御部１０１は、充電開始予測タイミングを始期とし使用開始予測タイミングを終期とする期間に太陽電池アレイ２０によって発電される電力の電力量が算出された充電量と等しくなるように、充電開始予測タイミングを決定する。 - 特許庁

When the read control signal CE is activated and made to 'H', the NMOSs 32, 33 are turned on, a reference current INR is made to flow in the NMOS 33 from a reference array 20 through the PMOS 31 being already turned on, and reference voltage REF is directly outputted to the reference node N20.例文帳に追加

読出制御信号ＣＥが活性化されて“Ｈ”になると、ＮＭＯＳ３２，３３がオンとなり、既にオンとなっているＰＭＯＳ３１を介して、ＮＭＯＳ３３に基準セルアレイ２０からの基準電流ＩＮＲが流れ込み、基準ノードＮ２に基準電圧ＲＥＦが直ちに出力される。 - 特許庁

In a semiconductor memory device in which write-in and read- out of data are performed for a memory array in accordance with address information, the device is provided with an address converting circuit 23 generating new address information by performing some change for one part or all of the address information in accordance with a control signal for test.例文帳に追加

アドレス情報に応じてメモリアレイに対してデータの書き込み及び読み出しが行われる半導体集積回路において、テスト用制御信号に応じて、アドレス情報の一部又は全てに一定の変更を施して新たなアドレス情報を生成するアドレス変換回路２３を設ける。 - 特許庁

The liquid crystal display device includes: an array substrate 1 including a plurality of signal lines 27, a plurality of scanning lines 19, and a plurality of pixels 13; a counter substrate including a counter electrode comprising a plurality of divided portions 41a 41b, and 41c; a liquid crystal layer; and a control part 7.例文帳に追加

液晶表示装置は、複数の信号線２７と、複数の走査線１９と、複数の画素１３と、を有したアレイ基板１と、分断された複数の分割部４１ａ、４１ｂ、４１ｃで構成された対向電極を有した対向基板と、液晶層と、制御部７と、を備えている。 - 特許庁

An output section 7 of a current output type source driver of an organic EL display device 1 includes a reference current source 11, an output control circuit 12, a transistor cell array section 13, a switch SW1 to SW13, a Miller transistor NTK for distribution, and a output terminal OUT.例文帳に追加

有機ＥＬ表示装置１の電流出力型ソースドライバの出力部７には、基準電流源１１、出力コントロール回路１２、トランジスタセルアレイ部１３、スイッチＳＷ１乃至ＳＷ３１、分配用ミラートランジスタＮＴＫ、及び出力端子ＯＵＴが設けられている。 - 特許庁

A plurality of power supply system signal input terminals (102d) and a plurality of control system signal input terminals (102s) are provided on a TFT array substrate (10) not apart from each other, but close to each other in areas (10d) and (10s).例文帳に追加

複数の電源系信号入力端子（１０２ｄ）及び複数の制御系信号入力端子（１０２ｓ）は、ＴＦＴアレイ基板（１０）上においてバラバラな位置に設けられているのはなく、領域（１０ｄ）及び（１０ｓ）の夫々の領域にまとめられた状態で配置されている。 - 特許庁

A nonvolatile semiconductor storage device relating to one embodiment includes a memory cell array provided with a plurality of memory cells, and a control circuit for applying read-out voltage to a selected memory cell and also applying read-out pass voltage to a non-selected memory cell to execute read-out operation.例文帳に追加

一の実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルを備えたメモリセルアレイと、選択メモリセルに読み出し電圧を印加するとともに、非選択メモリセルに読み出しパス電圧を印加して読み出し動作を実行する制御回路とを備える。 - 特許庁

An array comprises a substrate, a set of control probe molecules that do not correlate with the vascular graft diseases, identified as being expressed in vascular tissues at approximately constant levels of expression, and a set of probe molecules that target gene sequences that are identified to correlate with the vascular graft disease.例文帳に追加

基板と、ほぼ一定の発現レベルで血管組織内に発現していると同定され、血管移植片疾患と関連しない対照プローブ分子の集合と、血管移植片疾患に関連すると同定された遺伝子シーケンスを標的とするプローブ分子の集合とを備えるアレイを提供する。 - 特許庁

The liquid crystal display device is provided with a display panel 100 comprising an array substrate AR, a counter substrate CT and a liquid crystal layer LQ and a control circuit 200 for setting a liquid crystal applied voltage which is applied to the liquid crystal layer LQ and controls the liquid crystal molecule alignment of liquid crystal material, in accordance with an image signal.例文帳に追加

アレイ基板ＡＲ、対向基板ＣＴ、および液晶層ＬＱを含む表示パネル１００と、液晶層ＬＱに印加され液晶材料の液晶分子配列を制御する液晶印加電圧を映像信号に対応して設定する制御回路２００とを備える。 - 特許庁

This control device for a radiation therapy device selects CT image data, which depicts the affected area, for each of a plurality of respiratory phases from a CT image data group generated for each respiratory phase, and uses CT image data to be updated, to generate a reconstructed image, corresponding to the respiratory phase, for each radiation source and sensor array rotation angle.例文帳に追加

呼吸位相ごとに生成されたＣＴ画像データ群の中から、患部を写すＣＴ画像データを複数の呼吸位相について選択し、更新対象のＣＴ画像データを用いて呼吸位相に応じた再構成画像を線源及びセンサアレイの回転角度ごとに生成する。 - 特許庁

The common line control means 22 applies a voltage at reading a data, to the common line, which is higher than the gate application voltage of a selection memory transistor and lower than a threshold voltage Vth (W) in its writing state, so that a bypass transistor in a non- selection cell in a selection NAND array is conductive.例文帳に追加

共通線制御手段２２は、データ読み出し時に選択メモリトランジスタのゲート印加電圧より高く、その書き込み状態のしきい値電圧Ｖth(W) より低い電圧を共通線に印加して、選択ＮＡＮＤ列の非選択セル内のバイパストランジスタを導通にする。 - 特許庁

A display control means checks whether or not the location of the stored input infeasible area 4b is overlapped with an input frame 5, and when the input infeasible area 4b is overlapped with the input frame 5, it sets the array so that the input frame 5 can be prevented from being overlapped with the input infeasible area 4b.例文帳に追加

表示制御手段は、記憶した入力不能領域４ｂの位置が入力枠５と重なるかを確認し、入力不能領域４ｂが入力枠５と重なるときは、その入力枠５が入力不能領域４ｂと重ならないように配列を設定する。 - 特許庁

To solve the problem, wherein a replica bit line is rapidly drawn out by a leak current of a dummy cell, and wherein desired start timing of a sense amplifier cannot be obtained, in a semiconductor storage device having a memory array, a sense amplifier circuit, a replica circuit connected to the replica bit line, the dummy cell, and a sense amplifier control circuit.例文帳に追加

メモリアレイと、センスアンプ回路と、レプリカビット線に接続されたレプリカ回路、ダミーセルおよびセンスアンプ制御回路とを有する半導体記憶装置であって、レプリカビット線をダミーセルのリーク電流により速く引き抜いてしまい、所望のセンスアンプ起動タイミングが得られない。 - 特許庁

An array of a plurality of fine reflecting elements is arranged halfway in the path of the light beam of the projector and the respective reflecting elements are controlled according to information on the respective pixels by using imaging processing technology to control reflection directions, thereby variously altering the shape of the light beam.例文帳に追加

投光器の光ビームの経路の途中に複数の微細な反射エレメントの配列を配置し、影像処理技術を用いて各ピクセルの情報に従って各反射エレメントを制御して反射方向を制御することによって、光ビームの形を種々に変更する。 - 特許庁

An FPGA (Field Programmable Gate Array) control apparatus 20 has a configuration controller 22, a circuit selection part 24, a first input IF 26 which inputs configuration information on an FPGA 16 from a CPU 12, and a second input IF 28 which inputs output from the FPGA 16.例文帳に追加

ＦＰＧＡ制御装置２０は、コンフィギュレーション制御部２２と、回路選択部２４と、ＣＰＵ１２からＦＰＧＡ１６に関する設定情報を入力する第１の入力ＩＦ２６と、ＦＰＧＡ１６からの出力を入力する第２の入力ＩＦ２８とを有する。 - 特許庁

The control means 36 sets the light distribution means 32, the sampling streak tube 33, and the array light detector 34, generates a required signal and controls timing, and receives the detection outputs D1, D2,..., Dn and calculates parameters such as the waveform in the signal S0 to be measured.例文帳に追加

制御手段３６は光分配手段３２、サンプリングストリーク管３３、アレイ光検出器３４の設定をおこない、必要な信号の発生とタイミングの制御おこない、検出出力Ｄ１，Ｄ２，・・・、Ｄｎを受信して被測定光信号Ｓ０の波形等のパラメータを算出する。 - 特許庁

An actuator 9 and a solar cell 10 are formed on a semiconductor substrate 1 in which a control circuit is laminated and formed, then the actuator 9 and the solar cell 10 are divided to form the solar cell array comprising a plurality of the solar cells 10 each of which is held by the actuator 9.例文帳に追加

制御回路を積層形成した半導体基板１上に、アクチュエータ９と太陽電池１０とを形成し、アクチュエータ９及び太陽電池１０を分割して、各々がアクチュエータ９に保持された多数の太陽電池１０からなる太陽電池アレイを形成する。 - 特許庁

A management device extracts a candidate volume and displays the candidate volume on a screen so as to collect volumes whose power control characteristics are the same or similar in the same array group when the volume in a first storage device or a second storage device is newly used for remote copying.例文帳に追加

本発明の管理装置は、第一の記憶装置および第二の記憶装置におけるボリュームのいずれかをリモートコピーのために新たに使用する場合、電源制御特性が同一または類似するボリュームが同じアレイグループに集まるように、候補のボリュームを抽出して画面表示する。 - 特許庁

A memory array is provided with nonvolatile memory cells (M11-M22) being one set of a first transistor part of a MOS type having an electric charges holding layer and a memory gate and used for storing information and a second transistor part of a MOS type having a control gate and connecting selectively the first transistor part to a bit line.例文帳に追加

メモリアレイは、電荷保持層とメモリゲートを有し情報記憶に用いるＭＯＳ型の第１トランジスタ部と、コントロールゲートを有し第１トランジスタ部を選択的にビット線に接続するＭＯＳ型の第２トランジスタ部とを一組とする不揮発性のメモリセル（Ｍ１１〜Ｍ２２）を備える。 - 特許庁