Dividerを含む例文一覧と使い方
該当件数 : 1778件
In this case, a 2nd inhibition circuit 41 is brought into an inhibition state, a 900 kHz frequency signal is not applied to a frequency divider circuit 21 and production of harmonic noises can be suppressed.例文帳に追加
このとき、第2禁止回路41は禁止状態になり、900KHzの周波数信号が分周回路21に印加されず、その結果高調波ノイズの発生を抑えることができる。 - 特許庁
The divider divides a signal from the initialization driving current command setting part by a signal from the table speed arithmetic part, adopts the arithmetic result as a command, and, then, drives a stage to the position of an original point switch.例文帳に追加
除算器は、初期化駆動用電流指令設定部からの信号をテーブル速度演算部からの信号により除算し、これら演算結果を指令としてステージを原点スイッチの位置まで駆動させる。 - 特許庁
In a PLL circuit, a frequency divider 131 divides a frequency of a clock signal f_clk by 8 to generate signals sin(wt) and cos(wt) which have frequencies approximately equal to that of a PSK modulated digital signal DATA and have phases different by π/2.例文帳に追加
分周器131は、クロック信号f_clkを8分周することにより、PSK変調されたデジタル信号DATAとほぼ同じ周波数の互いにπ/2だけ位相が異なる信号sin(wt)、信号cos(wt)を生成する。 - 特許庁
Furthermore, in the case of selecting any frequency among 25, 50, 100 kHz, the 1st inhibition circuit 40 is brought into an inhibition state to inhibit input of a 900 kHz signal to the frequency divider circuit 10 so as to reduce a harmonic noise.例文帳に追加
また、25,50,100KHzの周波数を選択する場合は、第2禁止回路42が禁止状態になり、分周回路10への入力が禁止され、高調波ノイズが低減される。 - 特許庁
The water divider 5 includes a top plate 21 mounted on the rectifier 13, and buffering plates 22-24 mounted on the rectifier 13 at intervals between the top plate 21 and a bottom surface of the trough.例文帳に追加
分水器5は、整流板13に取り付けられた天板21と、天板21とトラフ底面との間に間隔を開けて整流板13に取り付けられた緩衝板22〜24とを具備してなる。 - 特許庁
In the clock signal transmitting part 9, the clock signal having a fundamental wave frequency fclk which is generated in a clock signal generator is given to a 1/N frequency divider 11, and the frequency is divided to fclk/N.例文帳に追加
クロック信号送信部9において、クロック信号発生器10で生成される基本波周波数fclk のクロック信号を1/N分周器11に与え、周波数をfclk /Nに分周する。 - 特許庁
Consequently, it is not necessary to consider distance from a brazing joint part of a flow divider like before in providing the opening end 11 including the connecting outlet 13 to be a brazing joint part with coolant piping.例文帳に追加
したがって、冷媒配管とのろう付け接続部となる接続口13を有する開口端11を、従来のように分流器内のろう付け接合部からの距離を考慮して設ける必要がない。 - 特許庁
In the meantime, when the change-over control signal is at 'H' level, it operates as an inverter, inverts the frequency division result of the divider 70, and outputs it to the pre-scaler 5 as the change-over signal.例文帳に追加
一方、切換制御信号が「H」レベルの場合には、インバータとして動作し、可変分周器70の分周結果を反転して、切替信号としてプリスケーラ5に出力するようにしたものである。 - 特許庁
A first switch 101 that is turned on by an output of reference voltage VREF is connected to a second switch 103 that is synchronized with the first switch 101 to operate between a power supply voltage 1 and a voltage divider 3.例文帳に追加
基準電圧VREFの出力によりオンする第1のスイッチ101と、電源電圧1と分圧器3の間に第1のスイッチ101に同期して動作する第2のスイッチ103を接続する。 - 特許庁
The modulation factor of the PWM converter is obtained by a divider 202 and compared with the output of a triangle wave generator 205 by a comparator 203 to generate gate signals of respective phases of switching devices 16-21.例文帳に追加
割り算器202はPWMコンバータの変調率を求め、比較器203で三角波発生器205の出力と比較し、スイッチング素子16〜21の各相のゲート信号を作成する。 - 特許庁
A voltage amplifier 109 and a voltage divider 110 are made to adapt in order to present a voltage which expresses substantially the voltage received by the first access port to the second access port and a measurement port, respectively.例文帳に追加
電圧増幅器および電圧分割器は、第1アクセスポートによって受信される電圧を実質的に表す電圧を、それぞれ第2アクセスポート及び計測ポートに提示するべく適合されている。 - 特許庁
The counters 34a to 34n count a clock signal 46 that is output from a first frequency divider 32, and output a counter output signal 48 when a counted value matches a delay count value.例文帳に追加
カウンタ34a〜34nは、第1分周器32から出力されるクロック信号46をカウントし、そのカウント値が設定された遅延カウント値と一致した場合にカウンタ出力信号48を出力する。 - 特許庁
The charge lamp indicating the start of the alternator is directly connected through a first switching means, and the output voltage of the alternator is divided by a voltage divider circuit and inputted to the charge lamp circuit.例文帳に追加
オルタネータの起動を表示するチャージランプは第1のスイッチング手段を介して直接接続され、チャージランプ回路は分圧回路でオルタネータの出力電圧を分圧して入力される構成である。 - 特許庁
An almost rectangular flat divider plate 10 is provided as an arc-extinguishing means arranged between lead wires 3, 3 protruding from a base stand 4 formed at an end of a light-emitting tube 6 inwardly protruding.例文帳に追加
発光管6の一端に内方向に突出して形成された基台4から突出してリード線3,3間に配置される消弧手段たる略矩形平板状の仕切板10を備える。 - 特許庁
To provide a mold capable of suppressing a cooling water passing part of a mold component including a flow divider, insert or the like from being cracked and making a device small in size and low in cost while increasing a cooling performance.例文帳に追加
分流子や入れ子などを含む金型構成部材の冷却水通流部への亀裂が抑制され、冷却性能を高めつつも、装置の小型化やコスト削減ができる金型を提供する。 - 特許庁
To provide a differential logic circuit wherein a DC output voltage is not changed even when an operation current is changed, and also to provide a frequency divider circuit and a method for adjusting the operation current in a frequency synthesizer.例文帳に追加
動作電流を変えても直流出力電圧の変わらない差動論理回路及び分周回路、さらには、周波数シンセサイザにおける動作電流の調整方法を提供する。 - 特許庁
When the input of the reference clock signal is interrupted, the frequency divided clock signal outputted while being set to the prescribed frequency dividing ratio by the frequency divider 10 is inputted to the PLL circuit 30.例文帳に追加
また、基準クロック信号の入力が中断された場合には、分周器10が所定の分周比に設定されて出力される分周クロック信号がPLL回路30に入力される。 - 特許庁
A divider 3 for dividing an internal space 30 into two parts is provided on an assembly case body 11 in which side edges of four wall surface plates 11a-11d are foldably and continuously provided via ruled parts 21.例文帳に追加
4枚の壁面板11a〜11dの側端縁同士が折罫部21を介して折り曲げ自在に連設された組立ケース本体11に、内部空間30を2つに区画する区画体3を設ける。 - 特許庁
A phase comparator 11 detects a phase difference between an input signal S1 and an output signal S2 from a frequency divider 16 and outputs a phase difference signal S3 consisting of a digital value proportional to the detected phase difference.例文帳に追加
位相比較器11は、入力信号S1と分周器16の出力信号S2との位相差を検出し、この検出位相差に比例するデジタル値からなる位相差信号S3を出力する。 - 特許庁
A phase comparator 11 compares the phase between an input reference clock signal CKR and a signal fed back from a frequency divider 14 and delivers an output signal corresponding to the phase difference to a filter section 12.例文帳に追加
位相比較器11は、入力される参照クロック信号CKRと分周器14からフィードバックされる信号との位相を比較して位相差に応じた出力信号をフィルタ部12に出力する。 - 特許庁
A semiconductor integrated circuit incorporates a phase-locked loop circuit comprising a phase/frequency comparator 1, a loop attenuator 2, a charge pump 3, a loop filter 4, a voltage-controlled oscillator 5 and a frequency divider 6.例文帳に追加
半導体集積回路は、位相周波数比較器1とループアッテネータ2とチャージポンプ3とループフィルタ4と電圧制御発振器5と分周器6を具備するフェーズロックドループ回路を内蔵する。 - 特許庁
In Figure 1, an N frequency divider performs N frequency division of an output signal of a DDS circuit 19 driven by the oscillation frequency of a VCO 13 as a clock, and the output signal is inputted to a phase comparator 11.例文帳に追加
図1において、VCO13の発振周波数をクロックとして動作するDDS回路19の出力信号を、N分周器でN分周し、位相比較器11に入力する。 - 特許庁
Making up a reference voltage generating circuit with only a simple resistor divider allows a scale of the reference voltage generating circuit for the parallel type A/D converter converting the lower bits to be minimized.例文帳に追加
基準電圧発生回路を簡単な抵抗比のみでの構成することにより、下位ビットを変換する並列型ADコンバータの基準電圧発生回路の規模を最小にすることが可能となる。 - 特許庁
The microcomputer 5 receives an outputted signal of the divider 6, measures its period or frequency to determine a sampling frequency of the multi-channel PCM signal being inputted.例文帳に追加
マイクロコンピュータ5が分周器6の出力信号を受け取って、その周期または周波数を測定することによって、入力中のマルチチャンネルPCM信号のサンプリング周波数を判定することができる。 - 特許庁
A slave switching circuit 20 generates the load signal on the basis of the phase control signal generated by the frequency divider 12b of the master switching circuit 10 and loads it to a PWM operation counter 22a.例文帳に追加
また、スレーブスイッチング回路20は、マスタースイッチング回路10の分周器12bによって生成された位相制御信号をもとにロード信号を生成してPWM動作カウンタ22aに出力する。 - 特許庁
A power supply line connected to the respective circuit blocks of a reference oscillator, a phase comparator, a charge pump circuit, a frequency divider and an output buffer is separated from a power supply line connected to a voltage controlled oscillator.例文帳に追加
基準発振器、位相比較器、チャージポンプ回路、分周器、出力バッファの各回路ブロックに接続される電源供給ラインを、電圧制御発振器に接続される電源供給ラインと分離する。 - 特許庁
The divider is arranged between the front detector and at least one back detector, and the front detector (17) and/or at least one back detector (15) are divided into segments.例文帳に追加
ディバイダは、前方検出器と少なくとも一つの後方検出器との間に配置され、そして前方検出器(17)および/または少なくとも一つの後方検出器(15)はセグメントに分割されている。 - 特許庁
The nine dividers are arranged so not to split the stumps of the grain straws planted in a Shaku (a Japanese unit of length) planting or in a Shaku-Issun (another Japanese unit of length) planting, when the divider at the reaping standard position is placed at the center of right and left grain straws.例文帳に追加
上記9本のデバイダは、刈取り基準位置のデバイダが左右の穀稈の中央に位置する際、尺植え及び尺一寸植えのどちらでも穀稈の株を割らないように配設されている。 - 特許庁
To surely accumulate transporting objects (paper kinds such as mail) stored in a transporting box into an accumulation box smaller than the transporting box in a transporting mechanism of a divider for large-sized thin objects.例文帳に追加
大型薄物用区分機の搬送機構において、搬送箱に格納された搬送物(郵便物等の紙葉類)を、搬送箱よりも小さい集積箱に対し確実に集積可能にする。 - 特許庁
The 2nd external clock signal /CLK, on the other hand, is inputted to a 1/4 frequency divider 15 through a 2nd input buffer 14.例文帳に追加
第2の内部クロック発生回路は、第1の外部クロック信号CLKと第2の外部クロック信号/CLKの位相差を検出し、その位相差を第1の内部クロック信号CLK1に与えることにより第2の内部クロック信号/CLK1を生成する。 - 特許庁
A grass divider 5 for dividing grain straws to be reaped is disposed in a state capable of being lifted or lowered with a lifting device 7, and is upward moved and simultaneously backward retreated, when lifted.例文帳に追加
刈取る穀稈を分離する分草装置5は、昇降装置7によって昇降回動自在に設け、上昇時は、上部へ回動しながら、後方へ退避回動すべく設けた構成である。 - 特許庁
This frequency synthesizer provided with a phase-locked loop 10 has a frequency divider 14 which is connected between a voltage-controlled oscillator 12 and a phase frequency comparator 16 and has an integral frequency dividing ratio.例文帳に追加
フェーズロックドループ10を備えた周波数シンセサイザは、電圧制御型発振器12と位相周波数比較器16との間に接続された整数分周比をもつ周波数分周器14を持っている。 - 特許庁
A voltage divider 43 divides a voltage between a first input terminal T_11 and a second input terminal T_12, and outputs a first voltage signal S_43 and a second voltage signal S_44.例文帳に追加
分圧回路43は、第1の入力端子T11と第2の入力端子T12との間の電圧を分圧して、第1の電圧信号S43、及び第2の電圧信号S44を出力する。 - 特許庁
To provide a frequency synthesizer that the frequency and/or phase of a variable oscillator is modulated and a problem of the phase noises which are generated by a digital divider is eliminated.例文帳に追加
本発明は、可変発振器の中の周波数及び/又は位相を変調すると共にデジタル分周器によって発生される位相雑音の問題が解決された周波数シンセサイザーの提供を目的とする。 - 特許庁
To provide a food divider capable of changing a cutting position and a cutting angle of a cutting blade relative to an object to be cut even if a length of the cutting blade is formed shorter, and improving operability.例文帳に追加
切断刃の長さを短く形成しても、被切断物に対する切断刃の切断位置および切断角度を変えることができるとともに、操作性を向上させた食品分割器を提供する。 - 特許庁
To provide a phase difference detection circuit, a constant delay time frequency divider circuit, and a phase synchronization circuit which can accurately suppress phase (timing) variation of an output signal in a higher frequency.例文帳に追加
より高い周波数において、高い精度で出力信号の位相(タイミング)変動を抑えることのできる位相差検出回路、定遅延時間周波数分周回路、および位相同期回路を得る。 - 特許庁
The control unit receives four signals of phases mutually shifted at 90° from a first master/slave frequency divider and outputs one signal selected out of four phase-shifted signals.例文帳に追加
前記制御ユニットは、互いに関して90°の位相シフトが行われた4つの信号を最初のマスタ−スレーブ分周器から受け取り、4つの位相シフト後の信号のうちの選択された1つを出力する。 - 特許庁
Frequency division signals SLA, SLB or SHA, SHB of the frequency divider circuits 42, 43 are used for local oscillation signals and the frequency of the received signal SRX is converted into intermediate frequency signals SIFA, SIFB.例文帳に追加
分周回路42、43の分周信号SLA、SLBあるいはSHA、SHBを局部発振信号として使用することにより受信信号SRXを中間周波信号SIFA 、SIFB に周波数変換する。 - 特許庁
The multiplier 30 multiplies the output of a register 31 in which the gain control signal of a front frame is stored by the output of the divider 9, and outputs the result to the VGA 5 as the gain control signal.例文帳に追加
乗算器30は、前フレームのゲイン制御信号が格納されたレジスタ31の出力と除算器9の出力を乗算し、その結果をゲイン制御信号としてVGA5へ出力する。 - 特許庁
The clock signal of a drive frequency is formed by supplying the original oscillation signal from a terminal 1 to a frequency divider circuit 2, and this clock signal is supplied to a clock system counter 3 and a clock system decoder 4.例文帳に追加
端子1からの原発振信号が分周回路2に供給されて駆動周波数のクロック信号が形成され、このクロック信号がクロック系カウンタ3及びクロック系デコーダ4に供給される。 - 特許庁
The function of the liquid flow divider is to prevent the formation of one or a plurality of recirculating zones which may cause, not only the variation of refractive index of the immersion liquid in a space but also the image error.例文帳に追加
液体分流器の機能は空間内の液浸液の屈折率の変化、ひいては写像エラーを生ずることがある液浸液の1つ又は複数の再循環ゾーンの形成を防止することである。 - 特許庁
A frequency divider 40a divides the frequency of the multiplied clock PLCK at a preset frequency division ratio N, outputs the frequency-divided signal DCK, and further generates a mask signal mk at a prescribed ratio with respect to the frequency-divided signal DCK.例文帳に追加
分周器40aは逓倍クロックPLCKを予め設定された分周比Nで分周し、分周信号DCK を出力し、さらに分周信号DCK に対して所定の割合でマスク信号mkを生成する。 - 特許庁
A synchronizing clock circuit 22 (synchronizing signal generating apparatus for serial communication) comprises: a reference clock circuit 220; a phase comparator 221; a PLL filter 222; a VCO 223; and a frequency divider circuit 224.例文帳に追加
同期クロック回路22(シリアル通信用同期信号発生装置)は、基準クロック回路220と、位相比較器221と、PLLフィルタ222と、VCO223と、分周回路224とから構成されている。 - 特許庁
As compared with the case that the opening edge 22 of the globe 14 is arranged on the outer periphery of the divider body 15, the opening edge 22 of the globe 14 can be made smaller in diameter, and thus, the compact selfbalasted fluorescent lamp 11 can be made smaller.例文帳に追加
グローブ14の開口縁部22を仕切体15の外周に配置する場合に比べてそのグローブ14の開口縁部22を小径化し、電球形蛍光ランプ11を小形化する。 - 特許庁
A frame synchronizing signal is frequency divided by a frequency divider 34 to 1/N frequency division by a predetermined frequency demultiplying number N in response to a zoom state signal indicating the moving speed of a zoom lens, and output to the latch register 33.例文帳に追加
分周器34によって、フレーム同期信号を、ズームレンズの移動速度を示すズーム状態信号に応じた所定の分周回数Nで1/N分周させてラッチレジスタ33に出力させる。 - 特許庁
A frequency divider circuit 31 applies 1/N frequency division to a write system clock frequency supplied from a PLL circuit 13 and a multiplier circuit 33 multiplies the divided write system clock by a multiple of M to generate a read system clock.例文帳に追加
PLL回路13より供給された書き込み系クロックの周波数を分周回路31でN分周し、それを逓倍回路33でM倍にすることで、読み出し系クロックを生成する。 - 特許庁
The clock discriminating section 5 discriminates whether or not the clock pulses outputted from the clock separation section 2 and separated into respective frequency components are normal, on the basis of the reference signal supplied from the frequency divider 4.例文帳に追加
クロック判定部5は、クロック分離部2から出力される各周波数に分離されたクロックパルスが正常であるか否かを分周器4から供給される基準信号に基づいて判定する。 - 特許庁
The electronic cam function is obtained by changing the gear ratio of electronic gears by predetermined ratio according to external rotating positions, using an electronic gear function and a frequency divider that can be built in a servo amplifier, for example.例文帳に追加
例えば、サーボアンプに内蔵できる電子ギア機能と分周器を用い、この電子ギアのギヤ比を予め用意した比で、外部の回転位置に合わせ変化させ、電子カム機能を実現する。 - 特許庁
To provide a box with a divider in which a plurality of items are arranged in two lines not touching each other for storage with little possibility of being compression deformed by a compression load from above.例文帳に追加
複数の物品を2列に並べて、互いに接触しないように収納することができ、上部からの圧縮荷重により圧縮変形するおそれが少ない仕切板付き箱を提供する。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|