「Divider」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

First and second expansion cylinders 4, 5 each expanding and contracting a box-type expansion boom are connected in parallel with a hydraulic pump 13 and a tank T through the control valve 19 of the neutral block, and a flow divider 14 and counter balance valves 15, 16 for dividing and collecting flows are mounted at the expansion side of both cylinders 4, 5.例文帳に追加

箱型伸縮ブームを伸縮駆動する第１及び第２両伸縮シリンダ４,５を、中立ブロックのコントロールバルブ１９を介して油圧ポンプ１３及びタンクＴに対してパラレルに接続するとともに、両シリンダ４,５の伸び側に分集流用のフローデバイダ１４とカウンタバランス弁１５,１６を設ける。 - 特許庁

A cipherer 3 generates a ciphertext of a product sum type by selecting an arbitrary open key out of prepared open keys by divided plaintexts obtained by dividing a plain text to be ciphered by a plaintext divider 2 and scrambling a plurality of components constituting the selected open key after adding a random number component.例文帳に追加

暗号化すべき平文を平文分割器２にて分割した各分割平文分毎に、予め準備した複数の公開鍵から任意の公開鍵を選択し、選択した公開鍵を構成する複数の成分を、乱数成分を加えた上でスクランブルさせるようにして、暗号化器３にて積和型の暗号文を作成する。 - 特許庁

By utilizing this adjusted operation of the amplifier, the power amplifier system uses a variable power divider for redistributing the input signal power to a plurality of amplifiers; and at least one variable coupler for combining an amplified signal from the amplifier in conformity to conditions when changing a division rate.例文帳に追加

増幅器段のこの調整された動作を利用して、本発明のパワー増幅器システムは、複数の増幅器段に入力信号パワーを再配分する可変パワー分割器と、分割比率を変化させる際に、増幅器段からの増幅信号を状況に合わせて組み合わせる、少なくとも１つの可変の結合器とを用いる。 - 特許庁

In calibration at the transmitting side of the transceiver for communication, a calibration signal is supplied to routes of the antenna elements via the transmitting side of the transceiver for communication respectively, and received via a route of the directional couplers and the power divider/combiner, the receiving-side switch and the receiving side of the transceiver for communication.例文帳に追加

通信用送受信装置の送信側の校正時には、校正用信号を通信用送受信装置の送信側を介し各アンテナ素子の経路に供給し、各方向性結合器、電力分配合成器の各経路、受信側スイッチ、通信用送受信装置の受信側を介し受信する。 - 特許庁

This signal generation device comprises a synchronization detecting circuit 14' for detecting a horizontal synchronizing signal in a video signal, and a frequency divider circuit 21 for generating a clock TGCLK of an arbitrary frequency for driving signal electrodes of the liquid crystal panel 20 by dividing a multiplied clock frequency of a fundamental frequency using the above horizontal synchronizing signal.例文帳に追加

ビデオ信号中の水平同期信号を検出する同期検出回路14′と、基本クロックを逓倍した逓倍クロックを、上記水平同期信号を用いて分周することで、液晶パネル20の信号電極を駆動するための任意周波数のクロックＴＧＣＬＫを生成する分周回路21とを備える。 - 特許庁

A fuel cell voltage calculation result 63 obtained by dividing an effective value 51 obtained by an effective power calculation unit 45, by a direct current detection value Idc24 with a divider 60 is passed through a first order lag filter 64 to obtain a fuel cell voltage calculation result 63' after the first order lag filter.例文帳に追加

有効電力演算器４５により得られた有効電力値５１を直流電流検出値Ｉｄｃ２４で割算器６０により除算して燃料電池電圧演算結果６３を得て、一次遅れフィルタ６４を通すことにより一次遅れフィルタ後の燃料電池電圧演算結果６３’を得る。 - 特許庁

To provide a reaping structure of a reaping harvester, which can adjust the height of a divider in response to the lodged states of planted grain straws, and can previously avoid the damages of grains with a cutting mechanism, the thrust of the cutting mechanism into soil, and the like, caused by the changes in the planted grain straw-reaping height of the cutting mechanism due to the adjustment.例文帳に追加

植立穀稈の倒伏状態に応じたデバイダの高さ調節を行えるものでありながら、その調節で植立穀稈に対する切断機構の刈り高さ位置が変化することに起因した切断機構による穀粒の損傷や切断機構の土壌への突っ込みなどを未然に回避できるようにする。 - 特許庁

The second frequency divider (2) generates a frequency {freq-1} by performing 2 frequency division on the double frequency {freq-2} that the signal has, and outputs four-phase output signals {OUT-0}, {OUT-90}, {OUT-180}, {OUT-270} having the frequency {freq-1} and shifting their phases at 90°, respectively.例文帳に追加

第２分周器（２）は、その信号が有する２倍の周波数｛ｆｒｅｑ＿２｝に対して２分周した周波数｛ｆｒｅｑ＿１｝を生成し、周波数｛ｆｒｅｑ＿１｝を有し、且つ、その位相を各々９０度シフトした４相の出力信号｛ＯＵＴ＿０｝、｛ＯＵＴ＿９０｝、｛ＯＵＴ＿１８０｝、｛ＯＵＴ＿２７０｝を出力する。 - 特許庁

In an array waveguide diffraction grating type optical composer and divider 1 that is one example of the optical circuit by this waveguide device, an array waveguide part 14 is divided into a first array part 14a having each channel waveguide formed with a core width W and a second array pat 14b having each channel waveguide formed with a core width W2 different from W1.例文帳に追加

光導波路装置による光回路の一例であるアレイ導波路回折格子型光合分波器１のアレイ導波路部１４を、各チャネル導波路がコア幅Ｗ１で形成されている第１アレイ部１４ａと、各チャネル導波路がＷ１とは異なるコア幅Ｗ２で形成されている第２アレイ部１４ｂとに区分する。 - 特許庁

The clock generating circuit for outputting outside synchronizes with (CLK) of PLL1 by inputting (RST) and counts up, and a counter circuit for outside clock 10 which outputs (OCTR) and a double frequency divider decoder circuit 11 for outside clock which generates (CLK60O) from (OCTR) are set in an output terminal cell for outside clock 9 separately from the other circuits.例文帳に追加

外部出力用のクロック生成回路は、（ＲＳＴ）の入力によりＰＬＬ１の（ＣＬＫ）に同期してカウントアップし（ＯＣＴＲ）を出力する外部クロック用カウンタ回路１０と、（ＯＣＴＲ）から（ＣＬＫ６０Ｏ）を生成する外部クロック用２分周デコーダ回路１１を外部クロック出力端子セル９内に他の回路とは分離して設ける。 - 特許庁

A TFT liquid crystal is driven by forming gradation voltages consisting of a plurality of positive and negative sides using a resistive voltage divider circuit, and also by forming each gradation voltage so that, as a signal amplitude decreases, an average value of the positive side gradation voltages and the negative side gradation voltages increases relative to a common voltage.例文帳に追加

抵抗分圧回路により正側及び負側の複数からなる階調電圧を形成するとともに、信号振幅が小さくなるに従って正側の階調電圧と負側の階調電圧との平均値が、コモン電圧に対して増大するように上記各階調電圧を形成してＴＦＴ液晶表示パネルを駆動する。 - 特許庁

When an image pickup device is driven by an NTSC system and receives a flicker of light caused by lighting at a power-supply frequency of 50 Hz, a switch 16 selects output of a divider 14 when a subject is motionless while selecting output of a flicker gain generation circuit 19 when a subject is moving on the basis of the result of a motion detection circuit 15.例文帳に追加

スイッチ１６は、撮像素子がＮＴＳＣ方式で駆動されて、電源周波数が５０Ｈｚの照明によるフリッカを受ける場合、動き検出回路１５の結果に基づいて、被写体が静止している時は除算器１４の出力を選択し、被写体が動いている時はフリッカゲイン生成回路１９の出力を選択する。 - 特許庁

A route search section 14B receives as inputs, road network data D1 from a storage device 10, the divided OD traffic volume data D3 from the divider 14A, and travel hours D4 outputted from a traffic flow simulator 14C, selects a candidate route, and outputs candidate route data D5.例文帳に追加

経路探索部１４Ｂは、記憶装置１０から入力される道路ネットワークデータＤ１、ＯＤ交通量分割部１４Ａから入力される分割されたＯＤ交通量データＤ３、及び交通流シミュレータ１４Ｃから出力された旅行時間Ｄ４を入力として、候補経路を選定し、候補径路データＤ５を出力する。 - 特許庁

Furthermore, a multiplier M4 multiplies the internal resistance RI by the negative electrode internal resistance ratio KRM so as to get negative electrode internal resistance RM, and a divider M5 divides the negative electrode potential VM by the negative electrode internal resistance RM, and an inverter M6 inverts a code, and outputs a maximum current at charging as a minimum current IMIN.例文帳に追加

更に、内部抵抗ＲＩと負極内部抵抗比率ＫＲＭとを乗算器Ｍ４で乗算して負極内部抵抗ＲＭを求め、除算器Ｍ５で負極電位ＶＭを負極内部抵抗ＲＭで除算し、反転器Ｍ６を通して符号反転し、充電時の最大電流を最小電流ＩＭＩＮとして出力する。 - 特許庁

When the control part 7 controls the frequency divider 6 according to the temperature change, since the charges stored in the smoothing circuit of the loop filter 17 are not returned to the preset value, the synthesizer 1 retrains the oscillation frequency of the oscillator 5 from varying by a large amount; and consequently, it is possible to reduce phase noise in the synthesizer 1.例文帳に追加

これにより、シンセサイザ１は、温度変化に対応して制御部７が分周器６の制御を行う場合、ループフィルタ１７の平滑回路に蓄積された電荷を予め設定された値に戻さないので、発振器５の発振周波数が大きく変動することを抑制し、これにより、シンセサイザ１における位相雑音を低減させることができる。 - 特許庁

A reduction means for unwanted wave amplitude is provided so that amplitude of a frequency component of an unwanted wave except a wanted wave included in "n" times frequency component signal becomes under low input limit amplitude Vmin in an input stage of a post stage circuit, effectively using nature of low input limit on "n" divider of the post stage circuit.例文帳に追加

後段回路としてｎ分周器のもつ低入力限界の性質を有効に活用して、その後段回路の入力段に、ｎ倍の周波数成分の信号に含まれる所望波以外の不要波の周波数成分の振幅を、後段回路の低入力限界振幅Ｖｍｉｎ以下となるように設定する不要波振幅低減手段を設けた。 - 特許庁

Furthermore, a multiplier side selection output means 36 stops the operation of the multiplier circuit 26 as required and allows a selector 27 to output the 1/N frequency division clock signal from the frequency divider 24 or a reference clock signal outputted from an external oscillation section 23 externally without any modification in place of an (M/N) multiple clock signal in this case.例文帳に追加

また、逓倍側選択出力手段３６は、逓倍回路２６の動作を必要に応じて停止させ、その時は、セレクタ２７により（Ｍ／Ｎ）逓倍クロック信号に代えて分周回路２４より出力されるＮ分周クロック信号，または、外部発振部２３より出力される基準クロック信号をそのまま外部に出力させる。 - 特許庁

A semiconductor device is provided with a CPU 1, an address decoder 3 for decoding an address signal from the CPU 1, and outputting an address region specific signal, a frequency-divider 7, and a selecting circuit for selecting which of a reference clock signal and a frequency-divided clock signal should be inputted to the CPU 1 according to the address region specific signal.例文帳に追加

半導体装置において、ＣＰＵ１と、ＣＰＵ１からのアドレス信号をデコードしてアドレス領域特定信号を出力するアドレスデコーダ３と、分周器７と、アドレス領域特定信号に応じて、基準クロック信号または分周されたクロック信号のいずれをＣＰＵ１に入力するかを選定する選定回路とを備える。 - 特許庁

A first transverse divider 31 has an LED board 72 on which a plurality of LEDs 225 are arranged in a row on the front side, a transparent resin case 71 covering the LED board 72, a supporting plate 74 supporting the LED board 72 between itself and the resin case 71, and an insulating sheet 73 insulating the supporting plate 74 and the LED board 72.例文帳に追加

第一横区画体３１は、複数のＬＥＤ２２５が正面側に列状配置されたＬＥＤ基板７２と、ＬＥＤ基板７２を被覆する透明な樹脂ケース７１と、樹脂ケース７１との間でＬＥＤ基板７２を支持する支持板７４と、支持板７４とＬＥＤ基板７２とを絶縁する絶縁シート７３とを備える。 - 特許庁

At the time of the division, the division is started by inputting a divided through a register 21, and a divider through a register 31 to a carry preservation type adder, and a next quotient is repeatedly predicted by a quotient selecting circuit from obtained sum components and carry components, and the positive components and negative components of the quotient in a redundant format being a divided result are preserved in registers 36 and 37.例文帳に追加

除算では、被除数をレジスタ２１経由で、除数をレジスタ３１経由で桁上げ保存型加算器に入力して除算を開始し、得られたサム成分とキャリー成分から商選択回路が次の商を予測することを繰り返し、除算結果である冗長形式の商の正成分と負成分がレジスタ３６、３７に保存される。 - 特許庁

The reference voltage circuit comprises a plurality of switching elements 60 connected to a reference node Vref, a voltage divider 95 supplying different voltages to each switching element 60 and a start-up means (a digital circuit 1130) starting up selectively the switching elements 60 in response to a single control signal 1140 supplied to the whole of the switching element 60.例文帳に追加

基準ノードＶｒｅｆに接続された複数のスイッチング素子６０と、各スイッチング素子６０に異なる電圧を供給する分圧器９５と、スイッチング素子６０の全てに供給された単一の制御信号１１４０に応答して、スイッチング素子６０を選択的に起動するための起動手段（ディジタル回路１１３０）とを備える。 - 特許庁

A driving signal 217 of a mirror part is obtained by making signals 213 of respective frequencies by dividing a reference signal 211 with a frequency divider on a high frequency wave produced with a crystal oscillator 201 or the like, making signals 215 whose respective amplitudes are adjusted with an amplifier 205, and mixing signals of respective frequencies whose amplitudes are adjusted with a mixer 207.例文帳に追加

ミラー部の駆動信号は水晶発振子２０１等で作られた高周波に基準信号２１１を分周器で分周して各周波数の信号２１３を作り、アンプ２０５により各々の振幅を調整した信号２１５を作り、混合器２０７で振幅が調整された各周波数の信号を混合して駆動信号２１７を得る。 - 特許庁

An optical modulator 1 modulates an optical signal by using an electric signal, while a photoelectric converter 4 converts an optical signal of a prescribed frequency that has transmitted the an optical filter 2 among optical signals modulated by the optical modulator 1 into an electric signal, and a frequency divider 5 divides the frequency of the electric signal converted by the photoelectric converter 4.例文帳に追加

光変調器１が電気信号を用いて光信号を変調する一方、光・電気変換器４が光変調器１により変調された光信号のうち、光フィルタ２を通過してきた所定の周波数の光信号を電気信号に変換し、分周器５が光・電気変換器４により変換された電気信号を分周する。 - 特許庁

The digital filter is constituted of a first LPF 20 which finds the average value of inputted voltages by sampling the voltages at a prescribed frequency, an oscillator 23 provided with an original oscillator 21 that decides the sampling frequency of the first LPF 20 and a first frequency divider 22, and a second LPF 25 which calculates the moving average value of inputted data.例文帳に追加

ディジタルフィルタは、入力電圧を所定の周波数でサンプリングし平均値を求める第一のＬＰＦ２０と、第一のＬＰＦ２０のサンプリング周波数を決定する原発振器２１と第一の分周器２２を備えた発振器２３と第二の分周器２４と、入力データの移動平均値を算出する第二のＬＰＦ２５とにより構成する。 - 特許庁

The retrieved packet is read at each packet unit and multiplexed on a time axis by a packet multiplex processor 3 after storage into a buffer memory 2 for packet multiplex at each HW, then inputted to a common part 11 consisting of a data link layer processor 4, a page divider 5, INF part 6 of data link layer processing and VOQ processor 8.例文帳に追加

抽出されたパケットは、各ＨＷ毎にパケット多重用バッファメモリ部２に蓄積された後、パケット単位で読み出されてパケット多重処理部３により時間軸上にパケット多重されて、データリンクレイヤ処理部４、ｐａｇｅ分割部５、ネットワークレイヤ処理ＩＮＦ部６、ＶＯＱ処理部８からなる共通部１１へ入力される。 - 特許庁

To provide a transmitter that can programmably select and vary a frequency division factor in response to a preset speech channel indication message in the case of utilizing a frequency divider to generate a local oscillation signal and can set a proper frequency division factor to all frequency bands even when a plurality of operating frequency bands are assigned.例文帳に追加

分周器を利用して局部発振信号を作成する場合に、予め設定された通話チャネル指示メッセージに対応して分周比をプログラマブルに選択及び可変できるようにすると共に、使用周波数帯が複数割り当てられた場合でも、全ての周波数帯域において適切な分周比を設定できるようにする。 - 特許庁

A simple crystal oscillator not needing temperature compensation is adopted for a reference signal of the synthesizer to enhance the C/N of the reference signal, a fraction frequency divider circuit capable of adjusting the output frequency in fine steps is adopted for a variable frequency division circuit of the synthesizer and the frequency division ratio is fine-tuned in matching with the ambient temperature change.例文帳に追加

温度補償を必要としない単純な水晶発振器をシンセサイザーの基準信号に採用することにより基準信号のＣ／Ｎを改善し、また、シンセサイザーの可変分周回路に、出力周波数を細かなステップで調整できる分数分周回路を用い、この分周比を周囲の温度変化に合わせて微調する。 - 特許庁

The wireless terminal device 100 is provided with an antenna 101, a radio 102, a data channel receiver 103, a MAC synthesizer 104, an FCS inspection part 105, an IP processor 106, a control channel receiver 107, a control channel transmitter 108, a signal synthesizer 109, a data channel transmitter 110, a PDU divider 111, and a TCP processor 112.例文帳に追加

無線端末装置１００は、アンテナ１０１、無線部１０２、データチャネル受信部１０３、ＭＡＣ合成部１０４、ＦＣＳ検査部１０５、ＩＰ処理部１０６、制御チャネル受信部１０７、制御チャネル送信部１０８、信号合成部１０９、データチャネル送信部１１０、ＰＤＵ分割部１１１およびＴＣＰ処理部１１２を備える。 - 特許庁

First and second band rejection filters BEF1 and BEF2, a 90° hybrid circuit HYB, first and second high-frequency bandpass filters HPF1 and HPF2, a large part of a 0° divider circuit DIV, and a large part of first and second low-pass filters LPF1 and LPF2 are formed between layers of the multilayer board 12.例文帳に追加

多層基板１２の層間には、第１および第２の帯域阻止フィルタＢＥＦ１およびＢＥＦ２と、９０°ハイブリッド回路ＨＹＢと、第１および第２の高域通過フィルタＨＰＦ１およびＨＰＦ２と、０°デバイダ回路ＤＩＶの大部分と、第１および第２の低域通過フィルタＬＰＦ１およびＬＰＦ２の大部分とが形成されている。 - 特許庁

Using an aperture 23 having the aperture part 23a equal to the shape of the element 3a constituting a light divider 3 provided in an optical coupler 5, the beam intensity, the pulse waveform and the pulse timing of the laser beam incident on each element 3a are measured by moving the aperture part 23a to the laser beam 21 which becomes the objective of measurement.例文帳に追加

光結合装置５内に設けた光分割器３を構成するエレメント３ａの形状と等しい開口部２３ａを有したアパーチャ２３を用いて、この開口部２３ａを測定対象となるレーザ光２１に対して垂直方向に動かすことにより、各エレメント３ａに入射するレーザ光のビーム強度、パルス波形およびパルスタイミングを測定する。 - 特許庁

The half-bridge type DC-DC converter 4 using the current mode control is provided with an auxiliary transformer 31 to be connected in parallel to the primary side 421 of the main transformer 42 and a first diode SD1 and a second diode SD2 to be connected in parallel relative to the voltage-divider capacitors C1, C2 connected in series and connected in series in forward direction.例文帳に追加

電流モード制御を用いたハーフブリッジ式ＤＣ−ＤＣコンバータ４において、その主変圧器４２の一次側４２１に並列接続される補助変圧器３１と、その直列接続の分圧キャパシタＣ１，Ｃ２に対して並列接続され、順方向の直列接続となる第１ダイオードＳＤ１および第２ダイオードＳＤ２とを設ける。 - 特許庁

An RF signal entered in a transmitter 1a is converted into an IF signal by a frequency converter 12 using a first local signal, which was generated from a local signal generator 11, and is synthesized in wave with a second local signal, as a local signal divided through a division ratio of 1/n by a divider 13, in a frequency multiplication device 16.例文帳に追加

送信装置１ａに入力されたＲＦ信号は、ローカル信号発生器１１から出力された第１のローカル信号を用いて周波数変換器１２によってＩＦ信号に変換され、分周器１３によって分周比１／ｎで分周されたローカル信号である第２のローカル信号と周波数多重器１６によって合波される。 - 特許庁

The analysis system analyzing charged particle beams (2) includes: a divider (16) dividing the charged particle beams (2) into low-energy beams (18) and highenergy beams (19) in correspondence with their particle energy; a front detector (17) to detect the high-energy beams (19); and at least one back detector (15) to detect the low-energy beams (18).例文帳に追加

荷電粒子のビーム（２）を分析する分析システムは、荷電粒子のビーム（２）をその粒子のエネルギーに応じて低エネルギービーム（１８）と高エネルギービーム（１９）に分割するためのディバイダ（１６）と、高エネルギービーム（１９）を検出するための前方検出器（１７）と、低エネルギービーム（１８）を検出するための少なくとも一つの後方検出器（１５）とを有する。 - 特許庁

When the time difference between the output of the high accuracy clock 1 and the output of the frequency divider 26 exceeds a certain time, an AND circuit 203 detects it, switches a selector 204, increases the frequency dividing ratio for a certain period, quickly decreases the phase shift between the output of the high accuracy clock 1 and the output of the frequency dividing circuit and shortens time necessary for synchronizing.例文帳に追加

高精度時計１の出力と分周器２６の出力の時間差が一定時間を越えたときに、ＡＮＤ回路２０３はこれを検出してセレクタ２０４を切り替えて分周率を所定期間大きくして、高精度時計１の出力と分周回路の出力との位相差を高速に縮小し同期に必要な時間を短縮する。 - 特許庁

An N:M frequency divider 62 divides the frequency of a system clock signal at the frequency division ratio of N:M according to the number N of clocks of a system clock signal corresponding to the time of one frame of the FEC output data and the number M of clocks necessary for reading out the data of the slots extracted from the one frame for the time of one frame to generate a TS clock signal.例文帳に追加

Ｎ：Ｍ分周器６２は、FEC出力データの１フレームの時間に対応するシステムクロック信号のクロック数Ｎと、その１フレームから抽出されるスロットのデータを１フレームの時間でバッファ６３から読み出すのに必要なクロック数Ｍとに応じて、システムクロック信号を、Ｎ：Ｍの分周比で分周することにより、TSクロック信号を生成する。 - 特許庁

A means for changing loop gain is connected between the output of a loop filter 29 and a VCO 33 and it switches the loop gain by a control signal outputted from any one of a microcomputer, a PLL synthesizer IC and a link IC at the time of switching a transmission rate by the microcomputer or setting up the frequency dividing ratio N of a programmable divider, and thus it obtains an optional phase noise characteristics.例文帳に追加

ループフィルタ２９の出力とＶＣＯ３３との間にループゲインを可変にする手段を有し、マイコンによる伝送レートの切換えやプログラマブルデバイダの分周数Ｎの設定時に、マイコン、ＰＬＬシンセサイザＩＣ、およびＬＩＮＫ ＩＣのいずれかから出力される制御信号によってループゲインを切換え、任意のフェーズノイズ特性を得る。 - 特許庁

A microcomputer 67 properly designates respective parameter values M and N appropriately in a frequency divider 66a to reduce the crosstalk compared with the crosstalk when the parameter values are the same in each of cases of recording to a land and to a groove so that the reference lengths of recording marks to be respectively recorded on the land and the groove are set.例文帳に追加

マイクロコンピュータ６７が分周器６６ａにパラメータＭ，Ｎの値をランドへの記録時とグルーブへの記録時とのそれぞれにおいて、仮に両記録時でパラメータの値が同一である場合のクロストークよりもクロストークが低減されるような適切な各値に指定することにより、ランドおよびグルーブそれぞれに記録される記録マークの基準長が設定される。 - 特許庁

A PLL is configured to include: a reference frequency oscillator 1; a phase comparator 2; a loop filter 3, a voltage-controlled oscillator 4 having a first control voltage terminal 6 for high control sensitivity and a second control voltage terminal 7 for low control sensitivity; a frequency divider 5; and a changeover switch 8 for switching the first and second control voltage terminals 6, 7.例文帳に追加

基準周波数発振器１、位相比較器２、ループフィルタ３、制御感度の高い第１の制御電圧端子６と制御感度の低い第２の制御電圧端子７とを備えた電圧制御発振器４、分周器５、第１及び第２の制御電圧端子６、７を切り替える切替スイッチ８を備えてＰＬＬが構成される。 - 特許庁

An optical transmitter 1 installed in a first spot is provided with a GPS receiver 15, supplies a signal, in which the frequency of a reference clock outputted from the GPS receiver 15 is divided by a frequency divider 16, to a driving circuit 171 as a modulated signal and emits light 3 for measurement modulated by the modulated signal from a light source 172.例文帳に追加

第１の地点に設置される光送信装置１はＧＰＳ受信機１５を備え、該ＧＰＳ受信機１５から出力される基準クロックを分周器１６で分周した信号を変調信号として駆動回路１７１に供給し、光源１７２から前記変調信号により変調された測定用光３を放射する。 - 特許庁

During the recording of values of parameters M and N in a land and a groove of a frequency divider 66a by a microcomputer 67, by designating proper values to reduce crosstalk more than that when parameter values are equal during both recording operations, reference lengths of recording marks recorded in the land and the groove are set.例文帳に追加

マイクロコンピュータ６７が分周器６６ａにパラメータＭ，Ｎの値をランドへの記録時とグルーブへの記録時とのそれぞれにおいて、仮に両記録時でパラメータの値が同一である場合のクロストークよりもクロストークが低減されるような適切な各値に指定することにより、ランドおよびグルーブそれぞれに記録される記録マークの基準長が設定される。 - 特許庁

The PLL circuit and the angular speed sensor using the same are constituted so that an AD converter 21 operates by a timing signal output from a voltage controlled oscillator 26, and a DA converter 24 outputs an analog signal, in response to the output value of the AD converter 21 on the timing signal output from a frequency divider 27.例文帳に追加

本発明のＰＬＬ回路およびそれを用いた角速度センサは、ＡＤ変換器２１が電圧制御発振器２６の出力するタイミング信号により動作し、かつＤＡ変換器２４が分周器２７の出力するタイミング信号でのＡＤ変換器２１の出力する値に応じたアナログ信号を出力する構成としたものである。 - 特許庁

The voltage generator circuit comprises a monitoring circuit 116 for monitoring a clock signal 138 output from a digital circuit 110 to a constant-voltage generator 102 for supplying the operating voltage to the generator 104 for supplying an oscillation output 132 to the circuit 110 including a frequency divider 112, for logically operating to generate a control signal 140 in response to the monitored result.例文帳に追加

論理動作を行う分周回路１１２などを含むディジタル回路部１１０に発振出力１３２を供給する発振回路１０４に対して動作電圧を供給する定電圧発生回路１０２に対して、ディジタル回路部１１０から出力されたクロック信号１３８を監視して、その監視結果に応じて制御信号１４０を生成する監視回路１１６を設ける。 - 特許庁

Clock signals for generating the random number output from a clock signal output circuit provided in the random number circuit are frequency-divided in a frequency divider circuit provided in a monitoring circuit and then input to a reset IC with a watchdog, and when a timer value in a watchdog circuit reaches a final value and timeout comes, abnormality signals are turned to an on state, output and input to the microcomputer for game control.例文帳に追加

また、乱数回路が備えるクロック信号出力回路から出力される乱数生成用のクロック信号を、監視回路が備える分周回路にて分周した後にウォッチドッグ付リセットＩＣに入力し、ウォッチドッグ回路におけるタイマ値が最終値に達してタイムアウトすると、異常信号をオン状態として出力し、遊技制御用マイクロコンピュータに入力させる。 - 特許庁

A control circuit 7a inputs frequency division number setting data, which are inputted to a frequency divider circuit 2, extracts (n) pieces of bits from a predetermined prescribed part in these data and outputs the gain control signal 13 to the gain switcher 6 so that the gain switcher 6 can switch the loop gain by controlling the switch elements corresponding to bit constitution of the extracted bits.例文帳に追加

制御回路７ａは、分周回路２に入力される分周数設定データを入力して、このデータのあらかじめ決められた所定部分からｎ個のビットを抽出し、抽出したビットのビット構成に応じて利得切替器６がスイッチ素子を制御してループ利得を切り替えるように利得切替器６に利得制御信号１３を出力する。 - 特許庁

The timer circuit 10 comprises a high stability oscillator 21, a counter 22, and a frequency division value control circuit 24 where the high stability oscillator 21 generates a reference signal of a constant frequency, the counter 22 determines the frequency ratio between an internal signal and a reference signal and the frequency dividing value control circuit 24 varies the frequency dividing value of a frequency divider 12, depending on the frequency ratio.例文帳に追加

本発明のタイマー回路１０では、高安定発振器２１と、カウンタ２２と、分周値制御回路２４とを有し、高安定発振器２１が一定周波数の基準信号を生成し、カウンタ２２が内部信号の周波数と基準信号の周波数との周波数比を求め、その周波数比に応じて分周値制御回路２４が分周器１２の分周値を変化させている。 - 特許庁