「ECC.」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

An ECC processing section executes ECC processing for data which are to be distributively written into the plurality of memory regions of the nonvolatile semiconductor memory or data which have been distributively written into the plurality of memory regions, while using data being transferred between the temporary storage buffer and the plurality of memory interfaces.例文帳に追加

ＥＣＣ処理部は、一時記憶バッファと複数のメモリインタフェースとの間で転送中のデータを用いて不揮発性半導体メモリの複数のメモリ領域へ分散して書き込まれるデータあるいは複数のメモリ領域へ分散して書き込まれたデータに関するＥＣＣ処理を実行する。 - 特許庁

In first invention, if record information consisting of a plurality of ECC (error correction code) blocks 30 is recorded on the DVD-R1, at least ID information 21 is recorded after the last ECC block 30 including the record information and the recording is then finished when the recording of the record information is finished.例文帳に追加

第１の発明は、複数のＥＣＣブロック３０よりなる記録情報をＤＶＤ−Ｒ１に記録する場合に、記録情報の記録終了時、記録情報を含む最後のＥＣＣブロック３０に続いて少なくともＩＤ情報２１を記録した後に記録を終了する。 - 特許庁

A drive controller 9 judges whether or not data recorded on an optical disk 10 have EDC/ECC in its sector when the data are reproduced and reproduces the sector while lowering the possible maximum speed of rotational driving of the optical disk 10 to a specific value when judging that there is no EDC/ECC.例文帳に追加

ドライブコントローラ９は、光ディスク１０に記録されているデータの再生時、そのデータのセクタ内にＥＤＣ／ＥＣＣが有るか否かを判断し、ＥＤＣ／ＥＣＣが無いと判断したとき、光ディスク１０の回転駆動で取りうる最高速度を所定値まで下げてセクタを再生する。 - 特許庁

The memory 1 is also provided with a program information correction/ECC data generation circuit 12 which writes correction information CD in a memory cell determined to be corrected by the ECC detecting circuit 19 at the same time of writing the program information PD to the memory cell to be written.例文帳に追加

また、書込み対象メモリセルへのプログラム情報ＰＤの書込みと同時期に、ＥＣＣ検出回路１９により訂正が必要と判断された訂正対象メモリセルへ訂正情報ＣＤを書き込むプログラム情報修正／ＥＣＣデータ作成回路１２を備える。 - 特許庁

The data divider 43 divides the data added with error correction codes into ECC blocks according to the recording layers of an optical disk 13, then shuffles the divided data and record the shuffled data by distributing to the layers of the optical disk 13.例文帳に追加

データ分割部４３は、光ディスク１３の記録層に応じて、ECCブロック毎に、誤り訂正符号が付加されたデータを分割し、分割したデータをシャッフリングし、そのシャッフリングされたデータを光ディスク１３の各層に振り分けて記録させる。 - 特許庁

To solve the problem that a conventional decoding device for DVD can not decide the border of an ECC block without decoding a sector address encoded in a frame having a frame number 0 and then can not easily decide the border of the ECC block.例文帳に追加

従来のＤＶＤの復号装置では、フレーム番号０のフレーム中の符号化されているセクタドレスを復号しなければ、ＥＣＣブロックの境界を判定することができず、簡単にＥＣＣブロックの境界を判定することができない。 - 特許庁

The result of adding a key K to data D in a key adder 2001 and the data D' obtained by being deformed by using a data converter 2003 on the basis of an error correction code generated by an ECC generator 2002 are stored in a storage device 2005 through the data bus 2004.例文帳に追加

鍵加算装置２００１においてデータDに鍵Kを加算した結果と、ECC生成装置２００２によって生成されたエラー訂正コードに基づいてデータ変換装置２００３を用いて変形して得たデータD'を、データバス２００４を通じて記憶装置２００５に記録する。 - 特許庁

Further, the controller 102 is provided with a means for returning the error correction using the second ECC to original on the basis of the correction information, error position or error value and performing the error correction while using the calculated value information and a first ECC inspection symbol later.例文帳に追加

また、コントローラ（１０２）は、前記訂正情報や誤り位置や誤り値を基に第２エラー訂正符号を用いたエラー訂正を元に戻してから、前記計算値情報および第１エラー訂正符号検査記号を共に用いてエラー訂正を行う手段を備える。 - 特許庁

To provide a BIST (built in self test) system using an ECC (error correction code) which corrects a single bit error in a given memory word with a given address and in which the ECC has the maximum number of bit errors which can be corrected for itself in the given memory word.例文帳に追加

所与のアドレスの所与のメモリ・ワード内の単一ビット誤りを訂正するＥＣＣを使用するＢＩＳＴシステムであって、前記ＥＣＣが、前記所与のメモリ・ワード内で自分が訂正できるビット誤りの最大数を有するＢＩＳＴシステムを提供すること。 - 特許庁

The control data area is included in the read-in area of a DVD-RW, and same data structures are formed over the 192 ECC blocks, and each of the ECC blocks is constituted of 16 sectors (sector 0-sector 15), and further each sector is constituted of 26 sync-frames (SF1-SF26).例文帳に追加

ＤＶＤ−ＲＷのリードイン領域にはコントロールデータ領域が含まれ、１９２ＥＣＣブロックにわたって同一のデータ構造を有し、各ＥＣＣブロックは１６個のセクタ（セクタ０〜セクタ１５）から構成され、さらに各セクタは２６個のシンクフレーム（ＳＦ１〜ＳＦ２６）から構成される。 - 特許庁

The ECC circuit 103 executes encoding processing and decoding processing in parallel in 8 bits wherein 4224 bits being 8 times 528 bits used for a unit of writing and reading applied to one memory cell area 101j are adopted for an information bit length and one check bit ECC in 40 bits are assigned to the data.例文帳に追加

ＥＣＣ回路１０３は、１つのメモリセルエリア１０１ｊに対する書き込み及び読み出しの単位となる５２８ビットの８倍の４２２４ビットを情報ビット長として１つの４０ビットの検査ビットＥＣＣを割り当て、符号化処理及び復号処理を８ビットで並列に実行する。 - 特許庁

An ECC decode PO arithmetic circuit 111 is provided with two error correction modes of a disappearance correction mode and a detection correction mode, and the disappearance correction mode is set if the number of error lines of the ECC block is less than a threshold value Ns, and the detection correction mode is set if the number of error lines is not less than the threshold value Ns.例文帳に追加

ＥＣＣデコードＰＯ演算回路１１１は、消失訂正モードと検出訂正モードの２つの誤り訂正モードを備え、ＥＣＣブロックのエラーライン数が閾値Ｎｓ未満であれば消失訂正、閾値Ｎｓ以上であれば検出訂正を設定する。 - 特許庁

When an ECC code with respect to n-bit data is set as m-bit, a matrix table containing mutually different m-bit binary numbers arrayed in m+n columns is formed as a fixed data in a flash memory storage area (20Bb), and an ECC code generation program process is made to refer to it.例文帳に追加

ｎビットのデータに対してＥＣＣコードをｍビットとするとき、ｍビットの相互に異なる２進数をｍ＋ｎ列に並べた行列テーブルをフラッシュメモリの記憶領域（２０Ｂｂ）に固定データとして形成し、ＥＣＣコード生成プログラムの処理にその行列テーブルを参照させる。 - 特許庁

In the ECC code generation, a matrix table column value, corresponding to bit position of a data logical value "1", is XORed per bit in the row direction, and the resulting m-bit value is defined as the ECC code, which is then appended to the data to generate an m+n bit code word.例文帳に追加

ＥＣＣコードの生成において、データの論理値“１”のビット位置に対応する前記行列テーブルの列の値を行方向のビット毎に排他的論理和を採り、これによって得られたｍビットの値をＥＣＣコードとし、データにＥＣＣコードを付加してｍ＋ｎビットの符号語を生成する。 - 特許庁

A nonvolatile memory 1 is provided with an ECC detecting circuit 19 for performing ECC check for data held in a plurality of memory cells related to memory cells to be written before writing program information PD to at least one memory cell to be written.例文帳に追加

不揮発性メモリ１は、少なくとも１つの書込み対象メモリセルへのプログラム情報ＰＤの書込みに先立って、書込み対象メモリセルに関連する複数のメモリセルに保持されるデータに対してＥＣＣチェックを行うＥＣＣ検出回路１９を備える。 - 特許庁

The ECC circuit 103 allots a test bit ECC of 40 bits making 4224 bits being eight times of 528 bits being write and read units for one memory cell area 101j as information bit length, and performs encoding processing and decoding processing with 8 bits in parallel.例文帳に追加

ＥＣＣ回路１０３は、１つのメモリセルエリア１０１ｊに対する書き込み及び読み出しの単位となる５２８ビットの８倍の４２２４ビットを情報ビット長として１つの４０ビットの検査ビットＥＣＣを割り当て、符号化処理及び復号処理を８ビットで並列に実行する。 - 特許庁

The control device includes a means for controlling the excitation frequency F_ecc of a voltage signal S_U for supplying the power to the electric motor as a function of at least one pump operation parameter and as a function of at least one threshold changed depending on the pump operating condition.例文帳に追加

前記制御装置は、少なくとも一つのポンプ動作パラメータの関数として、及びポンプ動作条件に依存して変更可能な少なくともひとつの閾値の関数として、前記電動機に電力を供給する電圧信号S_Uの励起周波数F_eccを制御する手段を含む。 - 特許庁

Also, a serial/parallel interface circuit 7 is provided with an ECC check bit detection and correction function and a reception side interface function to parallel data and performs error detection and error correction by detecting the ECC check bit of the address, of the data and of the command.例文帳に追加

また、シリアル・パラレルインタフェース回路７は、ＥＣＣチェックビット検出および訂正機能と、パラレルデータへの受信側インタフェース機能とを有し、アドレス、データおよびコマンドのＥＣＣチェックビット検出を行うことによりエラー検出を行うと共にエラー訂正を行う。 - 特許庁

To provide an error correction coding/decoding method and its device for generating and decoding an ECC block, whose code rate is almost the same as that of the conventional ECC block using a cross method and has large correction capability for comparatively long burst error.例文帳に追加

従来の交錯法を用いたＥＣＣブロックと比べ、符号化率は同程度で、比較的長いバースト誤りに対して訂正能力がより高いＥＣＣブロックを生成／復号する誤り訂正符号化／復号方法および装置を提供する。 - 特許庁

When data are transferred to a data storage large capacity memory 70, at the same time the same data are transferred to an ECC operation part 50, syndrome operation is performed in an order of arrival, and the result is stored in an operation result storage memory 60 added to the ECC operation part 50.例文帳に追加

データをデータ格納大容量メモリ７０へ転送する際に、同時にＥＣＣ演算部５０へも同データを転送し、データの着順にシンドローム演算を行い、その結果をＥＣＣ演算部５０に付随させた演算結果格納メモリ６０へ格納する。 - 特許庁

A control data area is included in a read-in area of a DVD-RW, which has the same data structure extending over 192 ECC blocks, and each of the ECC blocks comprises 16 sectors (sectors 0 to sector 15), and each of the sectors comprises 26 sink frames (SF1 to SF 26).例文帳に追加

ＤＶＤ−ＲＷのリードイン領域にはコントロールデータ領域が含まれ、１９２ＥＣＣブロックにわたって同一のデータ構造を有し、各ＥＣＣブロックは１６個のセクタ（セクタ０〜セクタ１５）から構成され、さらに各セクタは２６個のシンクフレーム（ＳＦ１〜ＳＦ２６）から構成される。 - 特許庁

To solve the problem that a sector address is not immediately recovered when several frames of the head of an ECC (error correcting code) block are lost, because the sector address of the conventional ECC block can be detected only by the initial three frames of the sector.例文帳に追加

従来は、ＥＣＣブロックのセクタアドレスはセクタの最初の３フレームのアドレス情報からのみアドレス検出可能であるため、ＥＣＣブロックの先頭の数フレームを消失してしまうと、セクタアドレスが直ぐに復帰できない。 - 特許庁

The method reads recovered data in each of the first and second mirrored systems and processes the recovered data in each of the first and second mirrored systems by applying both first and second ECC algorithms to produce four calculated ECC values.例文帳に追加

本方法は、第１及び第２のミラー化システムの各々における回復済みデータを読み取り、４つの計算済みＥＣＣ値を生成するように第１及び第２のＥＣＣアルゴリズムの両方を適用することにより、第１及び第２のミラー化システムの各々における回復済みデータを処理する。 - 特許庁

The ECC memory module 500 is configured such that part of memory elements 501, 502, 503 constituting the ECC memory module and an element for storing parity bits are integrated and mounted by using a memory element with twice the density and twice the bit configuration.例文帳に追加

ＥＣＣメモリモジュールを構成するメモリ素子中の一部とパリティビットを保存するための素子を、２倍のデンシティ及び２倍のビット構成を有するメモリ素子を利用して統合構成して実装するＥＣＣメモリモジュールである。 - 特許庁

The track of a recording medium is sectioned for every ECC block for error correction and data corresponding to L bytes are recorded in one ECC block with a recording mark 6 after 8/16 conversion to realize error data up to N bytes to be corrected in the one ECC block, which includes a prewrite area 5 wherein the 8/16-converted error data corresponding to M bytes are previously recorded.例文帳に追加

記録媒体のトラックを誤り訂正を行うＥＣＣブロック毎に区切り、１ＥＣＣブロックにはＬバイトに相当するデータが８／１６変換されて記録マーク６によって記録され、１ＥＣＣブロックにおいてＮバイトまでの誤りデータの誤り訂正が可能であるようにし、１ＥＣＣブロック内にはＭバイトに相当する８／１６変換された誤りデータが予め記録されたプリライト領域５を含むように構成する。 - 特許庁

An error correction unit 47 acquires the ECC bit of the read object data from the check bit array 46 during the pipeline stall, corrects the error of the read object data using the ECC bit and outputs the read object data after the error correction and a stall cancel signal to command the cancel of the pipeline stall to the processor 1.例文帳に追加

誤り訂正部４７は、パイプラインストール中に、リード対象データのＥＣＣビットをチェックビットアレイ４６から取得し、ＥＣＣビットを用いてリード対象データの誤り訂正を行い、誤り訂正後のリード対象データと、パイプラインストールの解除を指示するストール解除信号とをプロセッサ１に出力する。 - 特許庁

Thus, the synchronization signal detection means shifts from the inertia mode to the direct detection mode at the last part of the ECC block without inserting a prescribed number of false synchronization signals in the inertia mode, thus preventing errors from occurring in the first data of the following ECC block and achieving stable operation.例文帳に追加

これにより、同期信号検出手段は、慣性モードのまま擬似同期信号を所定の数だけ挿入することなく、ＥＣＣブロックの終わりの部分にて、慣性モードから直接検出モードに移行するので、後続のＥＣＣブロックの先頭データに誤りを生ずることなく、安定した動作が可能となる。 - 特許庁

The apparatus and method for measuring the number of errors are characterized in that on-disk signals are acquired over the plurality of continuous ECC blocks whose rough center is the boundary of the land and the groove, for which the boundary of the land and the groove is also the boundary of the ECC blocks in order to count the errors of a DVD-RAM disk.例文帳に追加

ＤＶＤ−ＲＡＭディスクのエラー計数のためにランドとグルーブとの境界がＥＣＣブロックの境界でもあるランドとグルーブの境界を略中央とする連続した複数のＥＣＣブロックにわたってディスク上信号を取得することを特徴とするエラー数測定装置及び方法を提案する。 - 特許庁

For instance, one ECC block is formed by 16 sectors, and e.g. when data such as the MPEG compressed picture, etc., are intermittently recorded on an optical disk, the information of the linking spaces showing the linking position in each ECC block is recorded on the control data area together with the start address and finish address of the recording.例文帳に追加

例えば１６セクタで１ＥＣＣブロックを形成し、例えばＭＰＥＧ圧縮した映像等のデータを間欠的に光ディスクに記録したときには、各ＥＣＣブロック内でのリンキング位置を示すリンキング間隔の情報を、記録の開始アドレス及び終了アドレスと共に管理データ領域に記録する。 - 特許庁

Success is indicated if the one or more C1 ECCs match corresponding C1 ECCs calculated from data and C1 ECCs read from the second buffer, and if a C 1 ECC of the data read from the second buffer and written to a medium matches a C1 ECC of corresponding data read back from the medium.例文帳に追加

１つ以上のＣ１ ＥＣＣが、データから計算された対応するＣ１ ＥＣＣおよび第２のバッファから読出されたＣ１ ＥＣＣと一致する場合、ならびに第２のバッファから読出され、媒体に書込まれたデータのＣ１ ＥＣＣが、媒体から読み戻された対応するデータのＣ１ ＥＣＣと一致する場合、成功が表示される。 - 特許庁

A portable telephone set is provided with: an NAND type EEPROM 201; a memory controller 301 for reading data from an EEPROM 201; an ECC circuit 302 for performing error correction processing to the read data; and a rewrite processing part 100a for rewriting all data in a physical block 201a to which the error correction has been performed by the ECC circuit 302 to normal data.例文帳に追加

携帯電話機は、ＮＡＮＤ型のＥＥＰＲＯＭ２０１と、ＥＥＰＲＯＭ２０１からデータの読み出すメモリコントローラ３０１と、読み出したデータに対してエラー訂正処理を行うＥＣＣ回路３０２と、ＥＣＣ回路３０２によりエラー訂正がなされた物理ブロック２０１ａ内の全データを正常なデータに書き換える書換え処理部１００ａとを備えている。 - 特許庁

Data sent from the processor 1 are separated by the selector 21 into data and vertical parity added to the data, the vertical parity is stored together in the memory (storage DRAM 24 for vertical parity) differen from for data storage, and the vertical parity ECC generating circuit 22 adds an error correction code(ECC) to make good use of the DRAMs without spoiling the reliability.例文帳に追加

処理装置１から送られたデータは、セレクタ２１によりデータと当該データに付加されている垂直パリティとを分離し、垂直パリティをデータ格納用とは別のメモリ（垂直パリティ用格納ＤＲＡＭ２４）にまとめて格納し、さらに、垂直パリティ用ＥＣＣ生成回路２２によりエラー訂正符号（ＥＣＣ）を付加することにより、信頼性を損なわずにＤＲＡＭを有効活用することが可能である。 - 特許庁

In the error correction circuit 3, an ECC frame holds divided shared parity data obtained by shrinking the first parity data of a plurality of data columns and dividing them during encoding, and the parity data of an error frame are generated from the divided shared parity data and the parity data regenerated from the ECC frame without an error during decoding to perform decoding.例文帳に追加

エラー訂正回路３は、ＥＣＣフレームが、符号化時に複数のデータ列の第１のパリティデータを縮退処理後に分割した分割共有パリティデータを保持し、復号時に分割共有パリティデータとエラーの無いＥＣＣフレームから再生成したパリティデータとから、エラーフレームのパリティデータを生成し、復号を行う。 - 特許庁

When having been instructed to reproduce a still image, a reproducing image is frozen (S401) and then an ABS truck number within a sub cord 25 is stored as the present truck number (S402) and further a final truck number in an ECC unit next to an ECC unit containing the present truck number is calculated based on the present truck number (S403).例文帳に追加

スチル再生の指示があると、再生画面をフリーズし（Ｓ４０１）、サブコード２５内にあるABSトラックナンバを現在のトラック番号として記憶し（Ｓ４０２）、この現在のトラック番号を含むＥＣＣユニットの次のＥＣＣユニットにおける最終のトラック番号を、現在のトラック番号に基づいて算出する（Ｓ４０３）。 - 特許庁

The encoding device includes a first ECC coder (235) adding parity of an error correction code by interleaving a data column to a plurality of blocks for each m(m≥2) bits, a parity coder (234) adding a parity bit for each plurality of bits, and a second ECC coder (220) performing second error correction encoding of linear encoding using repetition decoding.例文帳に追加

データ列を、ｍ（ｍ≧２）ビット毎に、複数ブロックにインターリーブし、誤り訂正符号のパリティを付加する第１のＥＣＣ符号器（２３５）と、複数のビット数毎に、パリティビットを付加するパリティ符号器（２３４）と、反復復号を使用する線形符号化の第２の誤り訂正符号化を行う第２のＥＣＣ符号器（２２０）とを設ける。 - 特許庁

A directory information insertion circuit 114, when a directory control part 113 writes thereto, changes ECCs of data words corresponding to all bits set to 1 in directory information so that an ECC check can detect a "one-bit error of ECC bit 0", and commands a memory control part 112 to write data words W_xy and inserted ECCs.例文帳に追加

ディレクトリ情報盛り込み回路１１４は、ディレクトリ制御部１１３からのライトがあった場合に、ディレクトリ情報において１となっている全てのビットに対応するデータワードのＥＣＣを、ＥＣＣチェックを行った際に、”ＥＣＣのビット０の１ビットエラー”として検出されるように変更し、メモリ制御部１１２に対して該データワードＷ_ｘｙおよび盛り込み済ＥＣＣのライト指示を行う。 - 特許庁

A carrier sense part 103 sets a carrier sense flag F1 when shut-off or interruption of the optical radio transmission line is discriminated, a mute part 108 gradually mutes a digital sound signal after processing of an ECC part 107 when the carrier sense flag F1 is set and entirely completes mute at the time when an error detection flag F2 from the ECC part is set.例文帳に追加

キャリアセンス部１０３は光無線伝送路の瞬断又は遮断を判別するとキャリアセンスフラグＦ１をセットし、ミュート部１０８はキャリアセンスフラグＦ１がセットされるとＥＣＣ部１０７の処理後のデジタル音声信号を徐々にミュートし、ＥＣＣ部からの誤り検出フラグＦ２がセットされた時点ではミュートを完全に完了する。 - 特許庁

In a DVD recorder, a data frame generating part 1 converts inputted user data into a frame, a scramble circuit 2 performs scrambling using the M sequence, an ECC block constructing part 3 subsequently constructs an ECC block, and an RLL(run length limited code) (1, 7) modulating part 4 performs RLL modulation to generate record data.例文帳に追加

ＤＶＤ記録装置において、入力されたユーザデータをデータフレーム生成部１によりフレーム化し、スクランブル回路２によってＭ系列を用いたスクランブルを施した後、ＥＣＣブロック構成部３によりＥＣＣブロックを構成し、ＲＬＬ（１，７）変調部４によりＲＬＬ変調を施して記録データが生成される。 - 特許庁

An ECC function verification control circuit 4 verifies the function of an ECC circuit 10 by comparing a bit position where the one-bit error occurs with a bit position where the circuit 10 detects the one-bit error from outputs of the two selectors 6 and 7 and also comparing a data value before the one-bit error occurs with a data value after the circuit 10 corrects the one-bit error.例文帳に追加

ＥＣＣ機能検証制御回路４は、１ビット誤りを発生させたビット位置と、ＥＣＣ回路１０が二つのセレクタ６，７の出力から１ビット誤りを検出したビット位置とを比較し、また、１ビット誤りを発生させる前のデータ値とＥＣＣ回路１０が１ビット誤りを訂正した後のデータ値を比較することにより、ＥＣＣ回路１０の機能を検証する。 - 特許庁

By this procedure, the mode of the synchronizing signal detection means is shifted to the direct detection mode from the inertial mode at the end part of the ECC block without inserting pseudo synchronizing signals by the specified number while keeping the inertial mode, thereby the stable operation is attained without causing an error in leading data of the succeeding ECC blocks.例文帳に追加

これにより、同期信号検出手段は、慣性モードのまま擬似同期信号を所定の数だけ挿入することなく、ＥＣＣブロックの終わりの部分にて、慣性モードから直接検出モードに移行するので、後続のＥＣＣブロックの先頭データに誤りを生ずることなく、安定した動作が可能となる。 - 特許庁

To provide an error correcting apparatus in which storing data in a large capacity memory and syndrome operation for correcting ECC can be performed in parallel when ECC correction of data such as a CD-ROM having no parity in the traverse direction as C1 parity of a DVD-ROM is performed.例文帳に追加

ＤＶＤ−ＲＯＭのＣ１パリティのように横方向にパリティを持たないＣＤ−ＲＯＭなどのデータのＥＣＣ訂正を行う場合、大容量メモリへのデータ格納と、ＥＣＣ訂正のためのシンドローム演算とを平行処理することを可能にするエラー訂正装置を提供することを目的とする。 - 特許庁

In a status that power is supplied to a hard disk recorder and read/write of data to the hard disk is not performed for a predetermined period of time, a hard disk drive controller reads data recorded on a sector of the hard disk, checks occurrence of ECC errors which cannot be corrected by the ECC, and records the result in a status register of the hard disk.例文帳に追加

ハードディスクレコーダに電源が投入されている状態かつハードディスクに対するデータの読み書きが所定時間行われていない状態のときに、ハードディスクドライブ制御部は、ハードディスクのセクタに記録されているデータを読み込んで、ＥＣＣによって訂正できないＥＣＣエラーの発生を確認し、その結果をハードディスクのステータスレジスタに記録する。 - 特許庁

The error detecting circuit 201 in a decoder 20 includes an ECC error detecting part 21 which inputs data which are transmitted from the player side of a disk and in which ECC parities for correcting errors are included and performs syndrome calculations of a P-correction and a Q- correction in which ECCs are used in the input order of these data.例文帳に追加

デコーダ２０内のエラー検出回路２０１は、ディスクのプレーヤ側からデコードシステム内に送られてくるエラー訂正のためのＥＣＣパリティを含んだデータを入力し、このデータの入力順にＥＣＣを用いたＰ訂正及びＱ訂正のシンドローム計算を行うＥＣＣエラー検出部２１を含んでいる。 - 特許庁

When an underrun is detected, recording is temporarily interrupted at the latter half part (point (B)) of the second sync frame 42 from the head of an ECC block 30, and data from the first half part (point (A)) of the second sync frame 42 from the head of the ECC block 30 to timing (point (C)) when the underrun is detected are stored in the buffer memory.例文帳に追加

アンダーランが発生したことを検出したときには、ＥＣＣブロック３０の先頭から２番目のシンクフレーム４２の後半部分（点（Ｂ））で記録を一時的に中断し、バッファメモリ内にはＥＣＣブロック３０の先頭から２番目のシンクフレーム４２の前半部分（点（Ａ））からアンダーランを検出したタイミング（点（Ｃ））までのデータを蓄積しておく。 - 特許庁

This error correction system includes a formatter 20 for generating an ECC block which includes data arrayed in a matrix and at least a line error correction code for each line.例文帳に追加

本発明の誤り訂正システムは、行列に配列されたデータおよび各行に対する行誤り訂正用符号を少なくとも含むＥＣＣブロックを生成するフォーマッタ２０を含む。 - 特許庁