「ESD PROTECTION」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

By sharing a guard ring of an ESD protective element, and a cathode of a latch-up protection diode for protecting from the overcurrent noise in a latch-up test, an internal circuit is protected from both the overcurrent noise of an ESD and the overcurrent noise in a latch-up test, and the size of the electrostatic protection circuit device can be reduced.例文帳に追加

ＥＳＤ保護素子のガードリングとラッチアップ試験の過電流ノイズから保護するラッチアップ保護ダイオードのカソードを共有することにより、ＥＳＤの過電流ノイズとラッチアップ試験の過電流ノイズの両方のノイズから、内部回路を保護しつつ、静電保護回路装置のサイズ縮小を図ることができる。 - 特許庁

In the semiconductor device having an N-type MOS transistor for ESD protection with a shallow trench structure for element separation, an N-type region having sides and bottom surrounded by a P-type region contacting a drain region of the N-type MOS transistor for ESD protection, and receiving a signal from an external connection terminal, is formed.例文帳に追加

素子分離にシャロートレンチ構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置において、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域に接したＰ型の領域に側面および底面を囲まれた前記外部接続端子からの信号を受けるＮ型の領域を形成した。 - 特許庁

The substrate with a built-in electronic component 1, in addition to at least one electronic component element built in, has an ESD protection element fitted, which 2 is structured of a cavity part formed inside the substrate with a built-in electronic component, and a pair of discharge electrodes formed in opposition in the cavity part; and the ESD protection element 2 is to be integrally formed with the electronic component element.例文帳に追加

電子部品内蔵基板１は内部に少なくとも１つの電子部品素子を内蔵した電子部品内蔵基板１の内部に、更にＥＳＤ保護素子を設け、そのＥＳＤ保護素子２を、少なくとも、その電子部品内蔵基板の内部に形成された空洞部と、空洞部内において対向して形成された一対の放電電極とで構成し、かつ、ＥＳＤ保護素子２を、電子部品素子と一体的に形成するようにした。 - 特許庁

In this semiconductor device, including between an external connection terminal and an internal circuit region, an NMOS transistor for ESD protection having a gate potential fixed to a ground potential, an external connection terminal is formed above a drain region of the NMOS transistor for ESD protection, and the drain region is surrounded by a source region via a channel region.例文帳に追加

外部接続端子と内部回路領域との間にゲート電位をグランド電位に固定したＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置において、外部接続端子はＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域上に形成し、ドレイン領域はチャネル領域を介してソース領域に囲まれるようにした。 - 特許庁

In the semiconductor device including an N-type MOS transistor 701 for an internal element and a P-type MOS transistor 711 for an internal element provided in an internal circuit region and an N-type MOS transistor 721 for ESD protection provided between an external connection terminal and the internal circuit region, a gate electrode of the N-type MOS transistor 721 for ESD protection is formed of P-type polysilicon.例文帳に追加

内部回路領域に内部素子のＮ型ＭＯＳトランジスタ７０１と内部素子のＰ型ＭＯＳトランジスタ７１１を有し、外部接続端子と前記内部回路領域との間にＥＳＤ保護用のＮ型ＭＯＳトランジスタ７２１を有する半導体装置において、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ７２１のゲート電極はＰ型のポリシリコンにより形成した。 - 特許庁

In the semiconductor device having the on-chip type electrostatic discharge (ESD) protection circuit, the on-chip type ESD protection circuit may include a first junction diode having a first conductivity region contacting a second conductivity region in a semiconductor substrate, and a first schottky diode having a metallic material layer arranged on and contacting the first conductivity region of the semiconductor substrate.例文帳に追加

オンチップ形態の静電放電（ＥｌｅｃｔｒｏＳｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ；ＥＳＤ）保護回路を持つ半導体素子であって、半導体基板内で第２導電型領域と接触する第１導電型領域を持つ第１接合ダイオードと、前記第１導電型領域上に接触する位置に配置された金属系材料層を備える第１ショットキーダイオードとを有する。 - 特許庁

The ESD protection device 101 includes the semiconductor substrate 20 having input/output electrodes 21A, 21B, and a rewiring layer 30 formed on a surface of the substrate.例文帳に追加

ＥＳＤ保護デバイス１０１は、入出力電極２１Ａ，２１Ｂを有する半導体基板２０とその表面に形成された再配線層３０とを有する。 - 特許庁

Similarly, in an inverter 14, two diodes 23, 24, diodes 25, 26 are connected to transistors 21, 22 constituting the inverter, respectively as elements for ESD protection.例文帳に追加

同様に、インバータ１４は、インバータを構成するトランジスタ２１，２２にＥＳＤ保護用素子として２つのダイオード２３，２４、ダイオード２５，２６がそれぞれ接続されている。 - 特許庁

To provide a semiconductor device capable of miniaturization without requiring a specific process in manufacture and of exhibiting enough protection performance even against a negative ESD current.例文帳に追加

小型化を図ることができ、作製に際して特別な工程を必要とせず、負のＥＳＤ電流に対しても十分な保護性能を示す半導体装置を提供する。 - 特許庁

To provide an ESD protection circuit which does not malfunction even when a voltage waveform having a steep slew rate when a power supply is applied.例文帳に追加

電源投入時に急峻なスルーレートを持つ電圧波形が電源のノードに与えられた場合であっても、誤動作しないＥＳＤ保護回路を提供する。 - 特許庁

To enable to carry out circuit design and layout design corresponding to ESD protection in a practical time even for a large scale semiconductor integrated circuit.例文帳に追加

集積回路の規模が大きい半導体集積回路であっても現実的な時間内に、ＥＳＤ保護に対応した回路設計及びレイアウト設計を行なえるようにする。 - 特許庁

The ESD protection circuit provided with a clamp circuit 10 and a trigger circuit 20 uses a depletion MOS transistor for a resistive component for setting the CR time constant of the trigger circuit 20.例文帳に追加

クランプ回路１０とトリガ回路と２０を備えるＥＳＤ保護回路において、トリガ回路２０のＣＲ時定数設定用の抵抗成分としてデプレッション型のＭＯＳトランジスタを使用する。 - 特許庁

In an inverter 13 to be the last output stage of a transmitter 6, two diodes 17, 18, diodes 19, 20 are connected to transistors 15, 16 constituting the inverter, respectively as elements for ESD protection.例文帳に追加

トランスミッタ６の最終出力段となるインバータ１３は、インバータを構成するトランジスタ１５，１６にＥＳＤ保護用素子として２つのダイオード１７，１８、ダイオード１９，２０がそれぞれ接続されている。 - 特許庁

When the drain current ID of the FET 26 exceeds the threshold current as the discharge current of an ESD (electrostatic discharge) protection capacitor 25 flows, a comparator 48 sets a comparison signal Sb to L.例文帳に追加

ＥＳＤ保護用コンデンサ２５の放電電流が流れてＦＥＴ２６のドレイン電流ＩD がしきい値電流を超えると、コンパレータ４８は比較信号ＳｂをＬにする。 - 特許庁

The ESD protection device of the present invention includes a transistor structure having trenched active regions, and a pedestal gate region is formed.例文帳に追加

本発明によるＥＳＤ保護デバイスは、トレンチ状の能動領域を有するトランジスタ構造を含み、その間にペデスタル・ゲート領域を形成する。 - 特許庁

The output transistor Q3 is provided with an active clamp circuit ACP between the gate and the terminal DD for ESD protection, and a resistance R4 is arranged between the gate and the terminal SS.例文帳に追加

出力トランジスタＱ３には、ＥＳＤ保護等のため、そのゲートと端子ＤＤの間にアクティブクランプ回路ＡＣＰを設け、ゲートと端子ＳＳの間に抵抗Ｒ４を設ける。 - 特許庁

To provide a level shifter ESD protection circuit with power-on-sequence consideration used for receiving a first signal and outputting a second signal.例文帳に追加

第１信号を受信し、第２信号を出力するために用いられるパワーオンシーケンス考慮によるレベルシフタＥＳＤプロテクション回路を提供する。 - 特許庁

An ESD protection circuit 8 includes a clamping circuit 9, Zener diodes 10 and 11, a transistor 12 includes a DMOS, a transistor 13 including an IGBT and resistors 14 and 15.例文帳に追加

ＥＳＤ保護回路８は、クランプ回路９、ツェナーダイオード１０，１１ＤＭＯＳからなるトランジスタ１２、ＩＧＢＴからなるトランジスタ１３、抵抗１４，１５から構成されている。 - 特許庁

Further, this invention relates to the ESD protection circuit where at least one trigger element is selected from a predetermined type of diode or preferably a gate diode so that high trigger speed is obtained.例文帳に追加

更に、少なくとも１つのトリガー要素が、速いトリガー速度を得るために、所定のタイプ、好適にはゲート型ダイオードタイプから選択されＥＳＤ保護回路。 - 特許庁

At least either of the patterns of a pair of electrodes 16, 18 sandwiching the ESD protection film 12 may be formed, to have a comb shape or to give a difference in pattern width.例文帳に追加

ＥＳＤ保護膜１２を挟んだ一対の電極１６，１８のパターンの少なくとも一方を、櫛型或いはパターン幅に差異をもたせて形成しても良い。 - 特許庁

To provide an electrostatic protection circuit which has high ESD protecting capability although the circuit has low parasitic capacity and simple constitution, and to provide a semiconductor integrated circuit device using the same.例文帳に追加

低寄生容量でかつ構成が簡単でありながらＥＳＤ保護能力の高い静電保護回路及びこれを用いた半導体集積回路装置を提供することを目的とする。 - 特許庁

The protection from ESD damage may be selectively deactivated or activated or may not be present at all in one or more of the I/O circuits.例文帳に追加

ＥＳＤ損傷からの保護は、Ｉ／Ｏ回路の１つまたはそれ以上において、選択的に非作動にされたり、作動されたり、少しも存在しなくなったりする。 - 特許庁

To provide an ESD protection device having a gate electrode structure which reduces a surge voltage applied to a gate insulation film and restrains breakdown of the gate insulating film, and to provide its manufacturing method.例文帳に追加

ゲート絶縁膜に加わるサージ電圧を低減し、ゲート絶縁膜の破壊を抑制するゲート電極構造を有するＥＳＤ保護装置と、その製造方法を提供する。 - 特許庁

An ESD protection circuit 10 is formed so as to avoid a position corresponding to a connected surface 7A, thereby preventing inversion of a p-well layer 11 and preventing generation of leakage current.例文帳に追加

ＥＳＤ保護回路１０を接着面７Ａと対応する位置から外れた位置に形成することにより、ｐウェル層１１の反転を防ぎ、リーク電流の発生を防止する。 - 特許庁

Transisitors N2 and P2, constituting an ESD protection element formed in an input circuit region 28, are of LDD structure such as transistors N1 and P1 in an internal circuit region 27.例文帳に追加

入力回路領域２８に形成されたＥＳＤ保護素子を構成するトランジスタＮ２、Ｐ２は、内部回路領域２７のトランジスタＮ１、Ｐ１と同様にＬＤＤ構造とされている。 - 特許庁

To provide multiple integrated circuit chip structure for performing inter-chip communication between integrated circuit chips having structure including neither an ESD protection circuit nor an input/output circuit.例文帳に追加

ＥＳＤ保護回路および入出力回路を持たない構造の集積回路チップ間のチップ間通信を行う多重集積回路チップ構造を提供する。 - 特許庁

By constituting the input/output buffer 13 from the high withstand-voltage elements, the input/output buffer 13 can be protected from element breakage due to an abnormal voltage such as ESD without providing an overvoltage protection element.例文帳に追加

入出力バッファ１３を高耐圧素子で構成することにより、過電圧保護素子などを設けることなく、入出力バッファ１３をＥＳＤなどの異常電圧による素子破壊などから保護することができる。 - 特許庁

An n region 7 and an n^+ region 8 constituting a cathode region of a protection diode 17 are formed on the bottom of a loop-like trench 19, so as to reduce dynamic resistance and enhance ESD resistance.例文帳に追加

保護ダイオード１７のカソード領域を構成するｎ領域７とｎ^+ 領域８をループ状のトレンチ１９の底部に形成することで、動作抵抗を低減できて、ＥＳＤ耐量を高くすることができる。 - 特許庁

Consequently, an electrostatic breakdown protection effect can be attained in the high frequency band by a configuration not using a diode, and the ESD protective circuit can be made compact in size while reducing the loss.例文帳に追加

これにより、ダイオードを用いない構成による高周波帯での静電破壊保護効果を実現でき、ＥＳＤ保護回路の小型化、低損失化を図ることができる。 - 特許庁

When a voltage larger than the maximum rating voltage is applied to the second external terminal, the driving circuit causes the output transistor to turn off, and then the ESD protection circuit starts to operate.例文帳に追加

第２の外部端子に最大定格電圧より大きい電圧が印加すると、駆動回路は出力トランジスタをオフにし、ＥＳＤ保護回路が動作する。 - 特許庁

To provide a semiconductor integrated circuit capable of simultaneously achieving reduction in the resistance value of a path in which an output signal is output and the certainty of the trigger of an ESD protection element, having a low output capacitance.例文帳に追加

低い出力キャパシタンスを有しながら、出力信号が出力される経路の抵抗値の低減とＥＳＤ保護素子のトリガの確実性とを同時に実現できる半導体集積回路を提供する。 - 特許庁

To provide a semiconductor device mounted with an ESD protection device suitably adaptive to transistors having mutually different breakdown voltages, and to provide its manufacturing method.例文帳に追加

互いに異なる耐圧のトランジスタに対して適切に対応するＥＳＤ保護装置を搭載する半導体装置及びその製造方法を提供する。 - 特許庁

The ESD protection device further comprises, at an interface between the seal layer and the ceramic substrate, a reaction layer containing a reaction product produced by reaction between constitutive materials of the seal layer and ceramic substrate.例文帳に追加

また、シール層とセラミック基材の界面に、シール層とセラミック基材の構成材料の反応により生成した反応生成物を含む反応層を備えた構成とする。 - 特許庁

To provide a semiconductor verification apparatus for performing EDS(Electrical Static Discharge) verification by extracting graphic information related to power supply wiring as the connection of parasitic elements or the connection of a parasitic element network and an ESD protection circuit network.例文帳に追加

本発明は、寄生素子同士あるいは寄生素子網とＥＳＤ保護回路網との接続である電源配線に係る図形情報を抽出して、ＥＳＤ検証できる半導体検証装置を提供することを目的とする。 - 特許庁

To adjust a breakdown voltage of an ESD protection device formed by the same process with an internal element without changing a basic performance of the internal element at a final stage of an LSI manufacturing step also.例文帳に追加

ＬＳＩ製造工程の最終段階においても、内部素子の基本性能を変えることなく、内部素子と同一プロセスで形成されたＥＳＤ保護素子のブレークダウン電圧を調整可能とすることを目的とする。 - 特許庁

Diodes 17 and 18 for ESD protection are connected between a node N1 provided in the middle of a feedback resistance 16 connected between an output terminal 13 and an input terminal 11 of an amplifier 12 and power supply terminals 14 and 15.例文帳に追加

増幅器１２の出力端子１３と入力端子１１の間に接続された帰還抵抗１６の中間に設けられたノードＮ１と、電源端子１４，１５との間に、それぞれＥＳＤ保護用のダイオード１７，１８を接続する。 - 特許庁

Since light emitted from the LED chip is not absorbed by the ESD protection covered by package housing, the LED package has superior emission intensity.例文帳に追加

ＬＥＤチップから出射される光はパッケージハウジングで被覆したＥＳＤ保護部によって吸収されないので、ＬＥＤパッケージは優れた発光強度を有する。 - 特許庁

In the ceramic member for the ESD protection containing a sintering composition formed from a base material and a resistivity regulator, the base material contains a primary component and a secondary component, and the primary component contains Al_2O_3 and the secondary component contains a tetragonal ZrO_2.例文帳に追加

基材と抵抗率調節剤から形成される焼結組成物を含むＥＳＤ保護用セラミック部材であり、該基材は一次成分と二次成分を含み、一次成分はＡｌ_2Ｏ_3を含み、二次成分は正方晶ＺｒＯ_2を含む。 - 特許庁

Further, the bypass line 201 is arranged such that an ESD protection element 205 on the power supply line 109 of the semiconductor element is interposed between a first part 201a and a second part 201b of the bypass line.例文帳に追加

さらに、バイパス配線２０１は、第１の部分２０１ａと第２の部分２０１ｂとによって半導体素子の電源配線１０９上のＥＳＤ保護素子２０５を挟んで配置される。 - 特許庁

An ESD protection device comprises a ceramic multilayer substrate 12 in which insulation layers 12a-12d are laminated, an external electrode 16, at least one of an in-plane connection conductor 14 or an interlayer connection conductor 13, and a mixed part 18.例文帳に追加

絶縁層１２ａ〜１２ｄが積層されたセラミック多層基板１２と、外部電極１６と、面内接続導体１４又は層間接続導体１３の少なくとも一方と、混合部１８とを備える。 - 特許庁

To provide a ceramic member for an ESD protection provided with a sufficient hardness, rigidity, wear resistance, abrasion resistance, and further provided with a suitable thermal conductivity and thermal expansion property.例文帳に追加

十分な硬性、剛性、耐摩耗性及び耐磨耗性更には適した熱伝導性及び熱膨張性を備えたＥＳＤ保護用セラミック部材を提供する。 - 特許庁

To include an impurity diffusion region having a low impurity concentration and a deep junction depth immediately below a contact in an ESD protection element, and to prevent contact penetration in an MOS transistor due to static electricity without increasing a formation area in an MOS transistor.例文帳に追加

静電保護素子においてはコンタクト直下に不純物濃度が低く接合が深い不純物拡散領域を備え、ＭＯＳトランジスタにおいては形成面積を増大させずに静電気によるコンタクト突抜けを防止する。 - 特許庁

To provide a semiconductor device having an ESD protection element capable of decreasing the operating resistance by making the avalanche voltage of a pn diode lower than that of an element to be protected (MOSFET).例文帳に追加

被保護素子（ＭＯＳＦＥＴ）のアバランシェ電圧より低くして、動作抵抗を小さくできるＥＳＤ保護素子を有する半導体装置を提供すること。 - 特許庁

To provide a semiconductor integrated circuit device which can function as an ESD protection element and use a user's area fully and in which a power supply switch transistor is arranged.例文帳に追加

ＥＳＤ保護素子機能を果たしユーザ領域を広く使用できる電源スイッチトランジスタを配置する半導体集積回路装置を提供する。 - 特許庁

The area occupied by the protection diode group on the chip can be reduced while maintaining the ESD capacity equal to a conventional one by making the total joined area average the same as that of a conventional structure.例文帳に追加

合計接合面積平均を従来構造の接合面積平均と同等にすることで、従来と同等のＥＳＤ耐量を維持してチップ上での保護ダイオード群の占有面積を低減できる。 - 特許庁