「Gate structure」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

The recess structure can be disposed above the gate electrode and the active pattern can be disposed so as to fill the recess structure.例文帳に追加

リセス構造はゲート電極の上部に位置するようにすることができ、アクティブパターンはリセス構造を埋め立てるようにすることができる。 - 特許庁

To realize a channel concentration profile of a pMOSFET having a metal gate electrode structure and a buried channel structure as desired.例文帳に追加

金属ゲート電極構造および埋め込みチャネル構造を有するｐＭＯＳＦＥＴのチャネル濃度プロファイルを所望通り実現する。 - 特許庁

To manufacture an insulating gate field effect transistor of an extension drain structure or an LDD structure in a small number of processes with good yield.例文帳に追加

エクステンションドレイン構造又はＬＤＤ構造の絶縁ゲート型電界効果トランジスタを少ない工程数で歩留り良く製作する。 - 特許庁

To provide a Fabry-Perot etalon structure type gate switch which has a simple structure, responds with high speed, and has high extinction ratio characteristics.例文帳に追加

簡便な構造を有した、高速応答可能で高い消光比特性を持つファブリー・ペローエタロン構造型ゲートスイッチを提供すること。 - 特許庁

To provide a disaster preventing gate, and a gate structure, capable of quickly and surely cutting off a flow of water infiltrating from the doorway of a building, anytime when it is required, with a simple structure.例文帳に追加

簡単な構造にして、必要な際には何時でも迅速かつ確実に、建造物の出入口から浸入する水の流れを遮断できる防災用ゲートならびにゲート構造を提供する。 - 特許庁

The formation of the gate structure includes a step of recessing a conductive layer in the gate structure, and the step of recessing the conductive layer and the step of forming the recess in the substrate are executed in a single step.例文帳に追加

前記ゲート構造の形成は、ゲート構造内の導電層を凹ませるステップを含み、導電層を凹ませるステップと、基板内に凹部を形成するステップとは、単一ステップで実行される。 - 特許庁

To provide a manufacture of a semiconductor device which has superior dimensional controllability in a gate recess having a desirable structure, and can readily be processed, when a gate electrode of a two-step recess structure is formed.例文帳に追加

二段リセス構造のゲート電極を形成する場合に、所望の構造のゲートリセスを寸法制御性良く、かつ容易に加工することが可能な半導体装置の製造方法を提供する。 - 特許庁

A transistor including an oxide semiconductor comprises silicon oxide containing excessive oxygen (SiO_X(X>2)) for a base insulation layer in the case of a top-gate structure and for a protective insulation layer in the case of a bottom-gate structure.例文帳に追加

酸化物半導体を用いたトランジスタにおいて、トップゲート構造の場合は下地絶縁層に、ボトムゲート構造の場合は保護絶縁層に、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））を用いる。 - 特許庁

In a pixel structure having the driving transistor 22 with sandwich gate structure, an organic EL element is formed so that at least a part of a back gate electrode 226 and an anode electrode 205 face each other.例文帳に追加

サンドイッチゲート構造を採る駆動トランジスタ２２を有する画素構造において、有機ＥＬ素子をバックゲート電極２２６の少なくとも一部とアノード電極２０５が対向するように形成する。 - 特許庁

The semiconductor device has a reduced surface field structure and an impurity region formed in a floating structure whose periphery is surrounded by a drift region immediately under the gate insulating film whereon its gate electrode is laminated and formed.例文帳に追加

リサーフ構造の半導体装置であって、ゲート電極が積層形成されたゲート絶縁膜直下に、周囲をドリフト領域で囲まれたフローティング構造とした不純物領域を備える。 - 特許庁

To provide a semiconductor device with a dual-metal gate electrode structure satisfying the relation "Pn<Pp", and to provide a method for readily manufacturing the semiconductor device of the dual-metal gate electrode structure.例文帳に追加

本発明は、「Ｐｎ＜Ｐｐ」の関係を満たすデュアルメタルゲート電極構造の半導体装置及びデュアルメタルゲート電極構造の半導体装置を容易に製造する製造方法を提供するものである。 - 特許庁

A silicon nitride film 30 and a silicon oxide film 31 are formed sequentially on a semiconductor substrate 1 so as to cover the gate structure 13 of an NMOS transistor 10 and the gate structure 23 of a PMOS transistor 20.例文帳に追加

ＮＭＯＳトランジスタ１０のゲート構造１３及びＰＭＯＳトランジスタ２０のゲート構造２３を覆って、半導体基板１上にシリコン窒化膜３０及びシリコン酸化膜３１を順次形成する。 - 特許庁

To suppress excessive injection of holes from an insulated gate bipolar transistor (IGBT) cell to a diode cell during diode operation even in such a structure where a trench for emitter contact is not provided between trenches constituting a trench gate structure.例文帳に追加

トレンチゲート構造を構成するトレンチの間にエミッタコンタクト用のトレンチを設けない構造であっても、ダイオード動作時にＩＧＢＴセルからダイオードセルへの過剰なホール注入を抑制する。 - 特許庁

Specifically, reading speed is improved by employing a structure where a memory gate electrode 22a is formed only on a sidewall at one side of a control gate electrode 14a as a structure for the code flash memory cell.例文帳に追加

具体的には、コードフラッシュメモリセルの構造としてコントロールゲート電極１４ａの片側の側壁にだけメモリゲート電極２２ａが形成された構造を採用して読み出し速度の向上を図る。 - 特許庁

At the time, since the N-type impurities 31 can reach the inside of the P well 11 through the gate structure 15, the N-type impurity introduction region 17 is formed at the lower part of the gate structure 15 as well.例文帳に追加

このとき、Ｎ型不純物３１はゲート構造１５を突き抜けてＰウェル１１内に到達し得るため、Ｎ型不純物導入領域１７はゲート構造１５の下方にも形成される。 - 特許庁

To provide an installation structure for a gate-ball game capable of anytime enjoying the gate-ball game without being influenced by the season or weather, and simple in the structure for facilitating the execution of work.例文帳に追加

季節や天候の影響を受けることなく、いつでもゲートボール競技を楽しむことができ、しかも構造が簡易で施工が容易にできるゲートボール競技用施設構造体を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor device, capable of preventing etching residue of a semiconductor layer, when forming a back gate structure or a double gate structure on a semiconductor substrate by the SBSI method.例文帳に追加

ＳＢＳＩ法によって半導体基板上にバックゲート構造やダブルゲート構造を形成する際に、半導体層のエッチング残りを防止できるようにした半導体装置の製造方法を提供する。 - 特許庁

The structure of a gate type supporting member having an integral rigid body is formed of a front-side support leg 22, a rear-side support leg 24 and a horizontal member 25, and the gate-type structure is fixed on an inverted microscope body 1.例文帳に追加

前側支持脚２２、後側支持脚２４及び水平部材２５により一体的な剛体を持つ門型支持部材の構造を成し、この門型構造を倒立顕微鏡本体１上に固定する。 - 特許庁

Related to the HEMT of recess gate structure, the polyparaxylilene film 16 of dielectric constant about 2.4 is used as an insulating film near the Ti/Pt/Au gate electrode 24a of a T-type structure.例文帳に追加

即ち、リセスゲート構造のＨＥＭＴにおいて、Ｔ型構造のＴｉ／Ｐｔ／Ａｕゲート電極２４ａ近傍の絶縁膜として、比誘電率２．４程度のポリパラキシリレン膜１６が用いられている。 - 特許庁

A structure having another crystal plane is formed on a silicon substrate (100) face, a high quality gate insulating film is formed by microwave plasma treatment on the structure and a gate electrode is formed on it.例文帳に追加

シリコン基板の（１００）面上に他の結晶面を有する構造を形成し、かかる構造上にマイクロ波プラズマ処理により、高品質なゲート絶縁膜を形成し、その上にゲート電極を形成する。 - 特許庁

The solid imaging device 3 has a simple matrix structure, a plurality of bottom gate lines 41 arranged in parallel are arranged on a transparent substrate 17, a plurality of top gate lines 41 are arranged orthogonally to the bottom gate lines 41 in the plan view, and double gate transistors 20 are disposed at respective intersections of the bottom gate lines 41 and top gate lines 44.例文帳に追加

この固体撮像デバイス３は単純マトリクス構造であり、互いに平行に配列された複数のボトムゲートライン４１が透明基板１７上に配列され、複数のトップゲートライン４４が平面視してボトムゲートライン４１に対して直交するよう配列され、ボトムゲートライン４１とトップゲートライン４４の各交差部にダブルゲートトランジスタ２０が設けられている。 - 特許庁

The display device has an n-type MIS (metal insulator semiconductor) thin-film transistor in gate structure and a p-type MIS thin-film transistor in top-gate structure on a substrate, the gate electrode of the p-type MIS thin-film transistor being less in film thickness than the gate electrode of the n-type MIS thin-film transistor.例文帳に追加

基板上にトップゲート構造のｎ型ＭＩＳ薄膜トランジスタとトップゲート構造のｐ型ＭＩＳ薄膜トランジスタを備える表示装置であって、前記ｐ型ＭＩＳ薄膜トランジスタのゲート電極の膜厚は前記ｎ型ＭＩＳ薄膜トランジスタのゲート電極の膜厚よりも小さく形成されている。 - 特許庁

To provide an ideal Multiple Gate Field Effect transistor structure with a fin-like structure for forming therein a transistor channel of the Multiple Gate Field Effect transistor structure, the fin-like structure being formed from at least one active semiconductor layer of a SOI type structure on a buried insulator of the SOI type structure, and to provide a method for fablicating same.例文帳に追加

複数ゲート電界効果トランジスタ構造のトランジスタチャネルをその中に形成するためのフィン状構造を持ち、フィン状構造がＳＯＩ型構造の少なくとも１つの活性半導体層から、ＳＯＩ型構造の埋込み絶縁体上に形成されてなる理想的な複数ゲート電界効果トランジスタ構造と、その製造方法を提供すること。 - 特許庁

In this cathode substrate for a three-pole structure element, a gate electrode layer 16 is formed into a mesh structure having two or more gate holes 17 on each insulation layer hole 14, the thickness of the insulation layer 13 is set not smaller than 1/2 and smaller than twice of the diameter of the gate hole 17.例文帳に追加

３極構造素子用のカソード基板において、ゲート電極層１６を絶縁層ホール１４上に２個以上のゲートホール１７を有するメッシュ構造とし、絶縁層１３の厚みをゲートホール１７の直径の１／２倍以上でかつ２倍未満とすること。 - 特許庁

To provide a gate resin piece removing and post-processing method constituted so as not to complicate a mold structure or a gate structure, not to require two processes, that are, a demagnetizing process and a magnetizing process and to prevent the re-adhesion of gate shaving refuse to a resin magnet molded product.例文帳に追加

金型構造やゲート構造を複雑にすることなく、脱磁工程と着磁工程の２つの工程を必要としない、ゲート削り屑が樹脂磁石成形品に再付着することがないような、ゲート樹脂片除去・後加工方法を提供すること。 - 特許庁

To prevent occurrence of variations of property of a Gate-Overlapped LDD (GOLD) structure caused by generation of asymmetry of left and right LDD regions resulting from overlapping accuracy, in a photoengraving process at the time of gate electrode formation, in the manufacturing method of the GOLD structure for improving reliability.例文帳に追加

信頼性向上のためのGate-Overlapped LDD(GOLD)構造の製造方法において、ゲート電極形成時の写真製版工程で、重ね合わせ精度に起因して左右のLDD領域に非対称性が発生することによって、特性のばらつきが発生することを抑制する。 - 特許庁

To obtain a mounting fitting capable of more surely preventing water leakage, a mounting fitting structure comprising the mounting fitting, and a flexible-membrane derricking gate which is mounted on a structure, on which the gate is to be mounted, by the mounting fitting structure.例文帳に追加

水漏れをより確実に防止可能な取り付け金具と、この取り付け金具を含んで構成された取り付け金具構造体、及びこの取り付け金具構造体によって被取り付け構造物に取り付けられた可撓性膜起伏ゲートを得る。 - 特許庁

In this case, a laminated structure comprising a polycrystal silicon film 6 and a metal silicide 9 is given to a gate present in the trench.例文帳に追加

このとき、トレンチ内のゲートを多結晶シリコン膜6と金属シリサイド9との積層構造とする。 - 特許庁

The line width of the active gate of the first cell is the same size as or size almost similar to the OPC structure.例文帳に追加

第１のセルのアクティブ・ゲートの線幅は、ＯＰＣ構造と同一のサイズか、ほぼ同様のサイズである。 - 特許庁

CLAMPING FORCE OPENING/CLOSING GATE STRUCTURE PROVIDED ON DISCHARGING PORT OF FLEXIBLE CONTAINER, AND FLEXIBLE CONTAINER EQUIPPED WITH THE SAME例文帳に追加

可撓性容器の吐出口部に設ける締付力開閉門構造とこれを設けた可撓性容器 - 特許庁

To provide a semiconductor device with a CMOS structure in which a gate leakage current and a threshold voltage are low.例文帳に追加

ゲートリーク電流および閾値電圧が低く、ＣＭＯＳ構造を有する半導体装置を提供する。 - 特許庁

To provide a double gate field-effect transistor having a fundamental structure that can set free threshold voltage.例文帳に追加

自由な閾値電圧の設定が可能な原理構造を持つ二重ゲート電界効果トランジスタを提供する。 - 特許庁

To provide an AC 4-terminal JFET geometrical structure for reducing the gate-to-source capacitance.例文帳に追加

ゲート−ソース容量を小さくするための交流４端子ＪＦＥＴ幾何構造を提供すること。 - 特許庁

The gate electrode structure 31 extends to on the intermediate insulation film 24 to overlap the end 21e.例文帳に追加

ゲート電極構造３１は、中間絶縁膜２４上に延在して端部２１ｅとオーバラップしている。 - 特許庁

To form an LDD structure in self-alignment process and to prevent variations in the thickness of a gate insulating film.例文帳に追加

自己整合的にＬＤＤ構造を形成でき、しかも、ゲート絶縁膜の厚さばらつきを防止できる。 - 特許庁

To achieve a work function value required for an FET of each polarity in a High-k/metal gate electrode structure.例文帳に追加

High-k/metalゲート電極構造において各極性のＦＥＴに要求される仕事関数値を実現する。 - 特許庁

CMOS STRUCTURE WITH NON-EPITAXIAL RAISED SOURCE/DRAIN AND SELF-ALIGNED GATE, AND METHOD OF MANUFACTURING THE SAME例文帳に追加

非エピタキシャル隆起型ソース／ドレインおよび自己整合型ゲートを有するＣＭＯＳ構造と製造方法 - 特許庁

METHOD FOR CONTROLLING SWITCHING SPEED OF INSULATED GATE BIPOLAR TRANSISTOR(IGBT) ELEMENT, ITS STRUCTURE AND MANUFACTURING METHOD例文帳に追加

絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）素子のスイッチング速度の制御方法、その構造及び製造方法 - 特許庁

To provide a flash memory having a local SONOS structure that utilizes a notch gate, and its manufacturing method.例文帳に追加

ノッチゲートを利用したローカルＳＯＮＯＳ構造を有するフラッシュメモリ及びその製造方法を提供する。 - 特許庁

To form an SOI(silicon-on-insulator) structure substrate, having a body contact (a base-body contact) under a gate conductor.例文帳に追加

ゲート導体下にボディコンタクト（基体接点）を有するＳＯＩ（シリコンオンインシュレータ）構造基板を形成する。 - 特許庁

To achieve a dual metal gate structure capable of obtaining a suitable threshold voltage Vt for further microfabrication.例文帳に追加

さらなる微細化に対しても適正な閾値電圧Ｖｔが得られるデュアルメタルゲート構造を実現する。 - 特許庁

High-resolution luminous device is achieved by a triode structure of mutually insulated and double-layer gate electrodes.例文帳に追加

高解像度の発光素子は相互絶縁、両層ゲート電極の３極構造により達成される。 - 特許庁

A bipolar transistor 20 and a MOS gate structure 30 are arranged on a semiconductor substrate 10.例文帳に追加

バイポーラトランジスタ２０およびＭＯＳ型ゲート付き構造３０が半導体基板１０上に設けられている。 - 特許庁

To provide a semiconductor device comprising a one layer gate type nonvolatile memory element having a novel structure.例文帳に追加

新規な構造を有する一層ゲート型の不揮発性メモリ素子を含む半導体装置を提供する。 - 特許庁

To provide the garage gate structure of a housing building capable of having integrating feeling with the housing building.例文帳に追加

住宅建物と一体感をもたせることができる住宅建物のガレージゲート構造を提供する。 - 特許庁