「Gate structure」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

An oxide semiconductor element includes: a gate electrode disposed on a substrate; a gate insulation layer including a recess structure; a source electrode disposed on one side of the gate insulation layer; a drain electrode disposed on the other side of the gate insulation layer; and an active pattern disposed on the gate insulation layer, the source electrode, and the drain electrode.例文帳に追加

酸化物半導体素子は、基板上に配置されるゲート電極と、リセス構造を含むゲート絶縁層と、ゲート絶縁層の一側上に配置されるソース電極と、ゲート絶縁層の他側上に配置されるドレーン電極と、ゲート絶縁層、ソース電極、及びドレーン電極上に配置されるアクティブパターンとを含むようにすることができる。 - 特許庁

A semiconductor device has a structure such that a memory gate having the MONOS structure is formed on the principal plane of a semiconductor substrate, and a sidewall is formed on the side face of the memory gate.例文帳に追加

半導体基板主面上にＭＯＮＯＳ構造のメモリゲートが形成され、このメモリゲートの側面にサイドウォールが形成される半導体装置において、前記サイドウォールの下部から、前記ＭＯＮＯＳ構造の下部酸化シリコン膜を除去する。 - 特許庁

After impurities are implanted toward a front layer of the semiconductor substrate 1 having the gate structure 13 on which the first heat treatment takes place, a non-monocrystal silicon film 18 without impurities added is provided to cover the gate structure 13.例文帳に追加

この第１の加熱処理が施されたゲート構造１３を有する半導体基板１の表層部に向けて不純物を注入した後、ゲート構造１３を覆って不純物無添加の非単結晶シリコン膜１８を設ける。 - 特許庁

The transfer structure comprises a first transfer gate (TR1) adjacent to the photodiode, a second transfer gate (TR2) adjacent to the storage node, and an electron-multiplication amplifying structure (AMP) located between the first and second transfer gates.例文帳に追加

転送構造は、フォトダイオードに隣接する第１の転送ゲート（ＴＲ１）、蓄積ノードに隣接する第２の転送ゲート（ＴＲ２）、および第１と第２の転送ゲートの間に位置する電子増倍増幅構造（ＡＭＰ）を含んでいる。 - 特許庁

To improve reliability of a gate electrode by reducing the possibility of a gate electrode disconnection at a stepwise part depending upon a mesa structure by modifying extremely simple structure and method.例文帳に追加

化合物半導体装置及びその製造方法に関し、メサ構造に依る段差部分でのゲート電極断線の可能性を極めて簡単な構造及び方法の改変で低減させ、ゲート電極の信頼性を向上しようとする。 - 特許庁

Next, with the use of a second pressing plate 5 which is lapped over the reserve joint structure 60A, the molten rein is injected from a nozzle 1N through the pinpoint gate hole 5G, and the joint structure formed by covering the gate burrs 56b on the upper surface of the reserve joint structure 60A with the molten resin is formed.例文帳に追加

次に、予備接合構造体６０Ａに重ねた第２押え板５を用いて、ピンポイントゲート孔５Ｇを介して溶融樹脂をノズル１Ｎから射出して、予備接合構造体６０Ａの上面のゲートバリ５６ｂを溶融樹脂で覆って形成した接合構造体を形成する。 - 特許庁

In the device where DRAMs are mixedly mounted, a gate electrode 2 at a logic section is set to a double structure of CoSi/D-α (D-Poly), and a gate electrode 3 at a DRAM section is set to a double structure of Wsi/D-α (D-P) having an SAC(self alignment contact) structure.例文帳に追加

ＤＲＡＭ混載デバイスにおいて、ロジック部のゲート電極２をＣｏＳｉ／Ｄ−α（Ｄ−Ｐｏｌｙ）の二重構造にし、ＤＲＡＭ部のゲート電極３はＳＡＣ（Ｓｅｌｆ Ａｌｉｇｎｍｅｎｔ Ｃｏｎｔａｃｔ）構造を有したＷｓｉ／Ｄ−α（Ｄ−Ｐｏｌｙ）の二重構造にした。 - 特許庁

To provide a gate door provided with plate member attaching structure capable of fixing a plate material or a plate material connected to a functional article, in an inside of a panel material of the gate door, by a simple and inexpensive method.例文帳に追加

門扉のパネル材の内側に、簡易で安価な方法で板材又は機能品に接続された板材を固定することができる板材取付構造を備えた門扉を提供する。 - 特許庁

To achieve a MOSFET which has a superior operating speed and stably secures high reliability even when a gate insulating film of the MOSFET is made thin and a gate structure is complicated.例文帳に追加

ＭＯＳＦＥＴのゲート絶縁膜が薄膜化しゲート構造が複雑化した場合においても、動作速度に優れ、高信頼性を安定して確保できるＭＯＳＦＥＴを実現する。 - 特許庁

To provide a semiconductor device and its manufacturing method, by which a gate electrode structure provided with an ultra-thin gate oxide film of 3 nm or less can be processed accurately for silicide formation.例文帳に追加

３ｎｍ以下の極薄ゲート酸化膜を有するゲート電極構造を高精度に加工し、サリサイド形成を可能にする半導体装置ならびにその製造方法を提供すること。 - 特許庁

To provide a rear gate structure capable of strengthening protection of occupants at the time of rear end collision by surely preventing the rear gate from opening when collision load is accepted from the rear part.例文帳に追加

後方からの衝撃荷重受容時におけるリヤゲートの開放を確実に防止して、後突時における乗員保護の強化を図ることのできるリヤゲート構造を提供する。 - 特許庁

To provide a semiconductor device having the structure of a trench gate type power MOSFET wherein an electric field near corners of a gate insulation film can be further eased.例文帳に追加

トレンチゲート型のパワーＭＯＳＦＥＴの構成を有する半導体装置において、ゲート絶縁膜の隅部付近の電界をさらに緩和可能な半導体装置を提供すること。 - 特許庁

This makes it possible to correct a sensitivity change in the vicinity of the gate oxide film owing to a matrix effect in SIMS measurement on the laminated structure with the polysilicon/gate oxide film formed therein.例文帳に追加

これにより、ポリシリコン/ゲート酸化膜が形成された積層構造に対するSIMS測定において、マトリックス効果に起因するゲート酸化膜付近の感度変化を補正することができる。 - 特許庁

A memory array 1 has a memory cell having double gate structure, plural word lines to which a control gate of the memory cell is connected, and plural bit lines to which a drain of the memory cell is connected.例文帳に追加

メモリアレイ１は、２重ゲート構造を有するメモリセルと、メモリセルのコントロールゲートが接続された複数のワード線と、メモリセルのドレインが接続された複数のビット線とを持つ。 - 特許庁

To provide a semiconductor device that has a gate electrode having a width narrower than the minimum width formable by the patterning technology and an LDD structure the side wall thickness of which can be changed as the size of the gate electrode is reduced, and to provide a method of manufacturing the device.例文帳に追加

パターンニング技術によって形成可能な最小の幅よりもさらに細幅のゲート電極を有する半導体装置及びその製造方法を提供する。 - 特許庁

Further, the semiconductor substrate 10 has a structure in which a source region side lateral region 15 in the region immediately under the gate insulating film 13 is trenched in the region immediately under the gate insulating film 13.例文帳に追加

さらに、半導体基板１０が、ゲート絶縁膜直下領域１３に対して、ゲート絶縁膜直下領域１３のソース領域側側部領域１５が掘り込まれた構造を有する。 - 特許庁

By this structure, the stable drain current and the sufficient reduction effect for the gate leakage current are realized by using the gate insulation film having the thickness less than 10nm with which the high gain is acquired.例文帳に追加

この構造によって、高利得が得られる１０ｎｍ未満の膜厚のゲート絶縁膜を用いて、安定なドレイン電流と、十分なゲートリーク電流の低減効果とが実現される。 - 特許庁

To improve the reliability by retaining the protective performance of a gate insulating film through a sidewall insulating film when self align-contact structure is applied between lamination gate electrodes.例文帳に追加

積層ゲート電極間に自己整合的なコンタクト構造を適用した場合に、側壁絶縁膜によるゲート絶縁膜の保護性能を保持して信頼性を向上できるようにする。 - 特許庁

A laminated structure, composed of a silicon oxide layer 14, a silicon nitride layer 15, and a silicon oxide layer 16, is formed as an intermediate insulating film between a floating gate 13a and a control gate 18a.例文帳に追加

フローティングゲート１３ａとコントロールゲート１８ａとの間の中間絶縁膜として、酸化シリコン層１４、窒化シリコン層１５及び酸化シリコン層１６の積層構造を形成する。 - 特許庁

To secure the shape of the gate electrode at the time of etching the gate electrode of polymetal structure and to improve the etching selection ratio with respect to an etching stopper film constituted of silicon nitride.例文帳に追加

ポリメタル構造のゲート電極をエッチング加工する際、ゲート電極の形状を確保すると共に、窒化シリコンからなるエッチングストッパ膜に対するエッチング選択比を向上させる。 - 特許庁

To provide a manufacturing method of a semiconductor device capable of easily controlling the threshold of the semiconductor device having the metal gate structure which adopts materials, such as metal, for a gate electrode material.例文帳に追加

ゲート電極材料に金属等の材料を採用したメタルゲート構造を有する半導体装置の閾値を容易に制御可能な半導体装置の製造方法を得ること。 - 特許庁

To prevent the occurrence of a source offset in a semiconductor device which has a trench gate structure FET, where a trench extended at the main face of a semiconductor substrate is provided with a conductor layer to serve as the gate.例文帳に追加

半導体基板主面に延設した溝にゲートとなる導体層を設けるトレンチゲート構造のＦＥＴを有する半導体装置についてソースオフセットの発生を防止する。 - 特許庁

To provide a glass block structure of a gate post and a gate wall minimized in the number of members and enabling the easy and assured stacking of glass blocks.例文帳に追加

部材数を可及的に減少するとともにガラスブロックの積み上げ作業を可及的簡易且つ確実になし得るようにした門柱，門袖等のガラスブロック構造物を提供する。 - 特許庁

This hot runner die structure is equipped with a valve gate mechanism which can fill a molten resin of a specified amount in a cavity by opening/closing the gate at the entrance of the cavity by a valve pin 13.例文帳に追加

剛性を確保するためにはバルブピンを０．８ｍｍより細くすることができず、最大外径が１ｍｍ以下の小型成形品を成形するには、従来のバルブゲートは不向きであった。 - 特許庁

To prevent deterioration in field effect mobility due to a columnar structure existing in a gate insulating layer of a TFT or hysteresis, and reduce a gate leak current and improve mechanical strength.例文帳に追加

ＴＦＴのゲート絶縁層に存在する柱状構造に起因した電界効果移動度の低下やヒステリシスを防ぎ、ゲートリーク電流を低減し、機械的強度を向上させる。 - 特許庁

Consequently, the film thickness of the gate oxide film is made thicker while maintaining the gate oxide film in the cell region at a film thickness similar to that of the conventional structure.例文帳に追加

したがって、セル領域におけるゲート酸化膜を、従来の構造と同様な膜厚としたまま、ゲート引き出し配線領域におけるゲート酸化膜の膜厚を厚くすることができる。 - 特許庁

A current mirror circuit consists of a 2nd MOS TR Q15, and a 3rd MOS TR Q21 of the same channel structure as that of the TR Q15 whose gate and drain are connected to a gate of the 2nd MOS TR Q15.例文帳に追加

第２ＭＯＳトランジスタＱ15と、第２ＭＯＳトランジスタＱ15のゲートにゲートとドレインが接続された同じチャネル構造の第３ＭＯＳトランジスタＱ21とでカレントミラー回路を形成する。 - 特許庁

A rectifying device having a structure in which a terminal of one side is connected with a gate is attained by determining a channel width to be about zero (so-called 'pinch-off') in a transistor composing a junction-type gate (JFET, SIT, BSIT and, etc.).例文帳に追加

接合型のゲートをもつトランジスタ（ＪＦＥＴ，ＳＩＴ，ＢＳＩＴなど）で、チャネル巾の寸法をゼロ（ピンチオフとよばれる）付近にとることにより、片側−端子とゲートを結合した構造の、整流素子ができる。 - 特許庁

To manufacture a high voltage resistance TFT having a thick gate insulating film and an LDD area of a gold structure, and a low voltage TFT having a thin gate insulating film in a little manufacturing process.例文帳に追加

厚いゲート絶縁膜とＧＯＬＤ構造のＬＤＤ領域を有する高耐圧ＴＦＴと薄いゲート絶縁膜を有する低圧ＴＦＴとを少ない製造工程で製造する。 - 特許庁

To restrain the interdiffusion of dopant in gate electrodes near the border of an n-channel MISFET and a p-channel MISFET which adopt polycide-dual gate structure.例文帳に追加

ポリサイド−デュアルゲート構造を採用するｎチャネル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴの境界付近におけるゲート電極中の不純物の相互拡散を抑制する。 - 特許庁

It is a simplified type of the structure of the Yakui-mon gate (a gate architecture) with a large roof supported by Kagamibashira (main front pillars) and Hikaebashira (rear support pillars), for which ingenuity was exercised in reducing blind spots for defense by making the roof smaller. 例文帳に追加

鏡柱と控柱を一つの大きな屋根に収める構造の薬医門を簡略化したもので、屋根を小ぶりにして守備側の死角を減らす工夫が施された。 - Wikipedia日英京都関連文書対訳コーパス

To provide a semiconductor device microfabricated in structure and capable of controlling both gate electrode impurity infiltration into the channel region and gate electrode depletion, and to provide a method for manufacturing the same.例文帳に追加

微細化され、ゲート電極中の不純物のチャネル領域への侵入とゲート電極の空乏化とを共に抑制しうる半導体装置及びその製造方法を提供する。 - 特許庁

A gate electrode or gate wiring is configured as a laminate structure of three or more layers, and for example, a first conductive layer 106a/second conductive layer 106b/third conductive layer 106c are formed.例文帳に追加

ゲート電極またはゲート配線を三層以上の積層構造とし、例えば、第１の導電層１０６ａ／第２の導電層１０６ｂ／第３の導電層１０６ｃを形成する。 - 特許庁

A vertical MISFET of trench-type gate structure is formed on a semiconductor substrate, and a surface protective film as the top layer is formed by spin coating method after forming the gate wiring and the source wiring.例文帳に追加

半導体基板上にトレンチ型ゲート構造の縦型ＭＩＳＦＥＴを形成し、ゲート配線及びソース配線を形成してから、最上層の表面保護膜をスピンコート法で形成する。 - 特許庁

A gate structure 30, including a gate electrode 34 and a spacer 36 formed adjacent to both sidewalls of the electrode, is formed on the regions 10 and 20.例文帳に追加

また、素子領域１０および素子分離領域２０の上には、ゲート電極３４およびその両側壁に隣接して形成されたスペーサ３６を含むゲート構造３０が形成されている。 - 特許庁

To provide a field-effect transistor with little gate induced drain leakage current and an integrated circuit which includes a thin insulator structure between a gate electrode and a source/drain region.例文帳に追加

ゲート誘起ドレインリーク電流が少ない電界効果トランジスタ、および、ゲート電極とソース／ドレイン領域との間に薄い絶縁体構造物を含む集積回路を提供する。 - 特許庁

To design shapes of a gate electrode and a drain electrode into a new structure, to miniaturize parasitic capacity CGD between the drain electrode and the gate electrode and to provide a liquid crystal panel of high picture quality.例文帳に追加

ゲート電極とドレーン電極の形状を新しい構造に設計して、ドレーン電極とゲート電極間の寄生容量Ｃ_GDを最小化し高画質の液晶パネルを提供する。 - 特許庁

By structure wherein the side wall insulating film 17 is formed on the gate electrode 20, the MIS transistor can be realized in which electric field concentration of the side end of the gate insulated film 18 is reduced.例文帳に追加

このように、ゲート電極２０に側壁絶縁膜１７を形成した構造により、ゲート絶縁膜１８の側端部の電界集中が低減されたＭＩＳトランジスタが実現できる。 - 特許庁

To provide a split gate type memory device having a structure agreeing with cell condensation, and to provide a method of manufacturing split gate type memory device by which the problem of erroneous alignment caused by photolithography can be eliminated.例文帳に追加

セル縮少に適合した構造を有するスプリットゲート型メモリ素子と、フォトリソグラフィによる誤整列問題のないスプリットゲート型メモリ素子の製造方法とを提供する。 - 特許庁

The structure of an image sensor pixel in an image detecting array is based on a vertical punch-through transistor where a junction gate surrounded by a MOS gate is connected with a source while surrounding it.例文帳に追加

画像検出アレイにおける画像センサピクセルの構造は縦型パンチスルートランジスタに基づいたものであり、ＭＯＳゲートで囲まれた接合ゲートがソースを囲む状態でソースに接続される。 - 特許庁

To attain a semiconductor device in which breaking defects of a gate insulating film and digging defects of a substrate are hardly caused when two kinds of transistors different in the structure of a gate electrode are formed.例文帳に追加

ゲート電極の構造が異なる２種類のトランジスタを形成する際のゲート絶縁膜の突き抜け及び基板掘れが生じにくい半導体装置を実現できるようにする。 - 特許庁

To provide a field effect transistor structure wherein the efficiency and effectiveness are improved with no effect from a series gate resistance.例文帳に追加

直列ゲート抵抗の影響を受けず、効率及び実効性が向上した電界効果トランジスタ構造体の提供。 - 特許庁

To provide a memory film structure capable of constituting a memory element operating stably by preventing deterioration of a gate insulation film.例文帳に追加

ゲート絶縁膜の劣化が防止できて、安定動作が可能なメモリ素子が構成できるメモリ膜構造を提供すること。 - 特許庁

A gate structure is disposed on a top surface of the substrate and has a vertically stacked relationship with the third doped region.例文帳に追加

ゲート構造部が基板の上表面に配置され、第３ドープ領域と垂直方向で重なる関係を有する。 - 特許庁

Consequently, fail signal from which influence of gate voltage is removed can be formed by an extremely simple circuit structure.例文帳に追加

これにより非常に簡単な回路構成によりゲート電圧の影響を排除したフェイル信号形成が可能となる。 - 特許庁