「Gate structure」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

The first insulation film, the first conductive film, the second insulation film and the second conductive film are patterned to leave the gate electrode structure.例文帳に追加

第１の絶縁膜、第１の導電膜、第２の絶縁膜、及び第２の導電膜をパターニングし、ゲート電極構造を残す。 - 特許庁

In such a structure, when a gate voltage is applied, an off-current is reduced by the p-n junction within the channel.例文帳に追加

そのような構造において、ゲート電圧が印加されない場合には、チャネル内のｐ-ｎ接合によりオフ電流が削減される。 - 特許庁

A gate structure (14) is formed on a channel region (16) which is interposed between a source region (18) and a drain region (20).例文帳に追加

ゲート構造（１４）は、ソース領域（１８）とドレイン領域（２０）との間に挿入されたチャネル領域（１６）上に形成される。 - 特許庁

To provide a bearing metal fitting having a simple structure, having strong installation strength, and easily adjusting a position of a gate door.例文帳に追加

簡単な構造で、強い取付強度を有し、容易に門扉の位置調整を行うことができる軸受金具を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device in LDD structure that can shorten a stage of forming a gate electrode.例文帳に追加

ゲート電極の形成工程を短縮することができるＬＤＤ構造の半導体装置の製造方法を実現する。 - 特許庁

A sandwich structure composed of slit type gate electrodes, the first vertical type oxide layers, capture layers and the second oxide layers is formed.例文帳に追加

スリット式ゲート電極と、垂直式の第１酸化層、キャプチャ層、及び第２酸化層とによるサンドイッチ構造を形成する。 - 特許庁

To provide a water-tight section structure of a cylinder gate having hardly need to execute replacement work of sealant and having a small amount of water leakage.例文帳に追加

シール材の取替作業を殆ど行う必要がなくかつ漏水量が少ないシリンダゲートの水密部構造を提供する。 - 特許庁

To form an electrically erasable memory cell with a MOS transistor having a single gate electrode instead of a laminated structure.例文帳に追加

電気的消去が可能であり、メモリセルを積層構造ではない単一のゲート電極を持つＭＯＳトランジスタで構成する。 - 特許庁

The outer circumference of the opening region 28 is configured with a laminating structure, comprising a gate isolation film 21 and a sidewall isolation film 27.例文帳に追加

この開口領域２８の外周部は、ゲート絶縁膜２１とサイドウォール絶縁膜２７の積層構造で構成される。 - 特許庁

SILICON NANO CRYSTAL, MANUFACTURING METHOD THEREOF FLOATING-GATE MEMORY CAPACITOR STRUCTURE AND MANUFACTURING METHOD THEREOF例文帳に追加

シリコンナノ結晶の作製方法、シリコンナノ結晶、フローティングゲート型メモリキャパシタ構造の作製方法、及びフローティングゲート型メモリキャパシタ構造 - 特許庁

An NMOS transistor QN has a structure in which the gate insulation film 5 and the polycrystalline polysilicon layer 63 are formed in this sequence.例文帳に追加

またＮＭＯＳトランジスタＱＮは、ゲート絶縁膜５、多結晶ポリシリコン６３が当該順に形成された構成を有する。 - 特許庁

To provide technique for improving a manufacturing yield of a semiconductor device including a non-volatile memory cell having a split-gate structure.例文帳に追加

スプリットゲート構造の不揮発性メモリセルを有する半導体装置において、製造歩留まりを向上できる技術を提供する。 - 特許庁

The gas storage structure includes a gas storage part including an opening, and an in-and-out control part disposed at the opening and including a gate.例文帳に追加

このガス貯蔵構造体は、開口を含むガス貯蔵部と、開口に配され、かつゲートを含む出入制御部とを含む。 - 特許庁

To provide RFID gate structure capable of preventing emission of excess radiowave to the outside of a predetermined area.例文帳に追加

余分な電波が所定域外に放出することを防止可能なＲＦＩＤゲート構造を提供することを目的とする。 - 特許庁

To provide a cover member mounting structure reduced in cost by omitting man-hours for cutting a dummy gate.例文帳に追加

ダミーゲートの切断工数を省くことによりコスト低減を図ることのできるカバー部材の取り付け構造の提供を目的とする。 - 特許庁

To provide a structure and manufacturing method of a notch gate field effect transistor which can cope with a problem of device (element) reliability.例文帳に追加

デバイス（素子）の信頼性のような問題に対処する、ノッチ型ゲートＭＯＳＦＥＴの構造および製造方法を提供する。 - 特許庁

Due to this structure, gate pads 18 of cell blocks 12 of defective products can be wire-bonded to pads 19 having emitter potential.例文帳に追加

この構成の場合、不良品のセルブロック１２のゲートパッド１８を、エミッタ電位を有するパッド１９にワイヤボンディング可能となる。 - 特許庁

To provide a skeleton structure of a wing type loading platform which restrains swinging, torsion, etc. caused on a gate frame at the time of a truck travelling.例文帳に追加

トラック走行時に、門枠に発生する揺れ、ねじれなどを抑制できるウイング式荷台の骨格構造を提供する。 - 特許庁

The insulated-gate structure 10 has a semiconductor region 12 consisting of gallium nitride introducing magnesium as impurities.例文帳に追加

絶縁ゲート構造体１０は、マグネシウムが不純物として導入されている窒化ガリウムの半導体領域１２を備えている。 - 特許庁

A source/drain region 12a that is formed on a substrate 10 is electrically connected to a gate electrode 14 by the local wiring structure.例文帳に追加

基板１０に形成されたソース・ドレイン領域１２ａとゲート電極１４を局所配線構造で電気的に接続する。 - 特許庁

A gate electrode 19 has trench structure where an n- type diffusion layer 15a is formed on the side face of a trench 12.例文帳に追加

ゲート電極１９はトレンチ構造となっており、このトレンチ１２の側面にｎ^-型の拡散層１５ａが形成されている。 - 特許庁

SPLIT GATE NAND FLASH MEMORY STRUCTURE AND ARRAY, PROGRAMMING METHOD OF THE SAME, ERASURE METHOD AND READOUT METHOD, AND MANUFACTURING METHOD例文帳に追加

分割ゲートＮＡＮＤフラッシュメモリ構造及びアレイ、そのプログラミング方法、消去方法及び読み出し方法、並びに、製造方法 - 特許庁

To provide a manufacturing method of a semiconductor device including a trench gate structure having high reliability and an improved switching speed.例文帳に追加

高い信頼性を有し、スイッチング速度を向上させたトレンチゲート構造を備える半導体装置の製造方法を提供する。 - 特許庁

The second gate structure 52 is formed on the source region 25 through a second insulating film 32 thicker than the first insulating film 31.例文帳に追加

第２ゲート構造５２は、第１絶縁膜３１より厚い第２絶縁膜３２を介してソース領域２５上に形成される。 - 特許庁

GATE STRUCTURE OF INTEGRATED CIRCUIT MEMORY DEVICE HAVING CHARGE STORING NANO CRYSTALS IN METAL OXIDE DIELECTRIC FILM AND METHOD OF FORMING THE SAME例文帳に追加

金属酸化物絶縁膜内に電荷保存ナノクリスタルを有する集積回路メモリ装置のゲート構造物及びその形成方法 - 特許庁

This semiconductor device is constituted into a structure, wherein a gate electrode 106C for DMOS is formed on an N-type epitaxial layer 101 on a semiconductor substrate 100.例文帳に追加

半導体基板１００上のｎ型のエピタキシャル層１０１にＤＭＯＳ用ゲート電極１０６Ｃを形成する。 - 特許庁

SEMICONDUCTOR STRUCTURE AND METHOD OF MANUFACTURING FINFET DEVICE (GATE ELECTRODE STRESS CONTROL FOR FINFET PERFORMANCE ENHANCEMENT)例文帳に追加

半導体構造およびｆｉｎＦＥＴデバイスの製作方法（ＦＩＮＦＥＴの性能向上のためのゲート電極の応力制御） - 特許庁

To reduce the on-resistance when a deep layer is formed so as to intersect a trench configuring a trench gate structure.例文帳に追加

トレンチゲート構造を構成するトレンチに対して交差するようにディープ層を形成する場合において、オン抵抗の低減を図る。 - 特許庁

ALUMINUM NITRIDE, FIELD EFFECT TRANSISTOR OF ALUMINUM OXIDE/ALUMINUM NITRIDE HETERO-STRUCTURE GATE DIELECTRIC STACK BASE, AND METHOD OF FORMING THE SAME例文帳に追加

窒化アルミニウムおよび酸化アルミニウム／窒化アルミニウム・ヘテロ構造ゲート誘電体スタック・ベースの電界効果トランジスタおよびその形成方法 - 特許庁

To suppress the dispersion of element characteristics caused by dispersion in the size of gate electrodes in a semiconductor element having drain extension structure.例文帳に追加

ドレインエクステンション構造を持つ半導体素子におけるゲート電極の寸法バラツキに起因する素子特性のバラツキを抑制する。 - 特許庁

To provide a method for forming a thermally stable CMOS device having a gate dielectric structure functioning as a dopant barrier.例文帳に追加

熱に安定で、ドーパント障壁として働くゲート誘電体構造を有するＣＭＯＳデバイスを形成する方法を提供する。 - 特許庁

To provide a multiple bit nonvolatile memory device using a double gate structure and local charge capture, and a manufacturing method thereof.例文帳に追加

二重ゲート構造と局地的な電荷捕獲を利用した多重ビット不揮発性メモリ素子及びその製造方法を提供する。 - 特許庁

In a substrate surface layer in which a transfer gate electrode 20 is formed, a gate electrode 24 in the status wherein embedding is performed in a substrate by only predetermined distance from the surface of the substrate is formed, and the solid-state imaging element 1 with electrode embedding gate structure is formed.例文帳に追加

転送ゲート電極２０が形成される基板表面層において、基板表面から基板内に所定の距離だけ埋め込まれた状態のゲート電極２４を形成することで、電極埋込みゲート構造を持つ固体撮像素子１を形成する。 - 特許庁

To provide an open switch erroneous operation prevention structure for a tail gate capable of preventing erroneous operation of the open switch provided on the tail gate such that the tail gate is erroneously opened when impact force from a rear side of a vehicle is applied by a simple constitution.例文帳に追加

簡素な構成で、且つ、車両後方からの衝撃力が作用した際に、テールゲートが誤って開放しないように、このテールゲートに設けられるオープンスイッチの誤操作を防止することができるテールゲート用オープンスイッチ誤操作防止構造を提供する。 - 特許庁

Planar gates 12a are formed on the gate oxide films 3 formed on the partial parts of the surface of the semiconductor substrate, trench gates 12b are formed on the gate oxide films 3 inside the trenches, and a gate structure comprising the planar gates 12a and the trench gates 12b is arranged.例文帳に追加

前記半導体基板の表面の一部に設けられたゲート酸化膜３上にプレーナーゲート１２ａが設けられ、トレンチの内側のゲート酸化膜３上にトレンチゲート１２ｂが設けられ、プレーナーゲート１２ａとトレンチゲート１２ｂとからなるゲート構造が配置されている。 - 特許庁

To provide a non-volatile semiconductor storage device in the two-layer gate structure for realizing equilibrium state of charges of a floating gate 4 with irradiation of UV rays, even when a film not allowing transmission of UV rays is provided on the front surface of a concrete gate 5.例文帳に追加

２層ゲート構造であって、コントロールゲート５の表面上に紫外線を透過しない膜を備える場合であっても、紫外線照射により、フローティングゲート４の電荷を平衡状態にすることができる不揮発性半導体記憶装置を提供する。 - 特許庁

The gate circuit 1 has a structure in which a coil 4 is connected to an emitter side of an IGBT 2, and a circuit between gate and emitter to which a gate voltage for driving the IGBT 2 is applied is switched from a circuit not including the coil 4 to a circuit including the coil 4 after the IGBT 2 is turned on.例文帳に追加

ＩＧＢＴ２のエミッタ側にコイル４が接続され、ＩＧＢＴ２のターンオン後に、ＩＧＢＴ２を駆動するゲート電圧を印加するゲート−エミッタ間の回路をコイル４を含まない回路からコイル４を含む回路に切り替えるゲート回路１。 - 特許庁

To form a gate recess as designed with no current leakage from a gate and low contact resistance of an ohmic electrode, related to an FET comprising the gate recess where a mesa structure is formed to separate elements.例文帳に追加

化合物電界効果型半導体装置に関し、メサ構造を形成することで素子間分離され、且つ、ゲート・リセスをもつＦＥＴに於いて、ゲートからの漏れ電流がなく、オーミック電極の接触抵抗が低く、設計通りのゲート・リセスが形成できるようにする。 - 特許庁

In a photomask having a plurality of ring gate patterns 122 having a vertical symmetric structure used in a semiconductor exposure step, a subsidiary pattern 124 is added in the hole of each ring gate pattern 122 on the photomask, the subsidiary pattern separated from the ring gate pattern by a designated distance.例文帳に追加

半導体露光工程に用いられる上下対称構造を有する複数個のリングゲートパターン１２２を備えるフォトマスクにおいて、フォトマスク上の各リングゲートパターン１２２の穴中に、該当のリングゲートパターンから一定距離離隔して補助パターン１２４を追加する。 - 特許庁

The gate shape structure of the input protective circuit unit is removed and the breakdown voltage of the diode does not depend upon the breakdown voltage of a gate oxide film 21 like in a conventional diode which retains the gate electrode at the same voltage as the region 33 whereby a high breakdown voltage is obtained.例文帳に追加

入力保護回路部のゲート状構造は除去されており、ゲート電極を高濃度Ｎ＋型領域３３と同電位に保つ従来のダイオードのように、ダイオードの耐圧がゲート酸化膜２１の耐圧に依存しないため、高耐圧が得られる。 - 特許庁

To provide a liquid crystal display device having, in particular, structure not needing a substrate for gate driver connection, in which influence of noise from wiring to be noise sources such as wiring of negative power source of a gate driver and wiring of a common electrode is reduced and consequently malfunction of the gate driver is effectively prevented.例文帳に追加

ゲートドライバ接続基板レス構造において、ゲートドライバの負電源や共通電極の配線などのノイズ源となる配線からのノイズの影響を低減しゲートドライバの誤動作を効果的に防止することができる液晶表示装置の提供。 - 特許庁

In the structure, as the gate electrode 11 is retained, and at the same time, an insulating film 12 is partially removed, gate parasitic capacitance can be decreased without lowering the yield of production, when the gate electrode is formed, and high frequency characteristic can also be improved.例文帳に追加

かかる構造においては、ゲート電極の保持を行うと同時に部分的に絶縁膜が残存しているため、ゲート電極形成時におけるゲート歩留まりを低減することなく、ゲート寄生容量を低減し、高周波特性を向上させる効果をもたらす。 - 特許庁

To provide a MOSFET with an asymmetrically recessed gate which can reduce abnormal leakage current caused by the overlap between gate electrodes and source/drain regions in the recessed gate structure of a semiconductor device such as a DRAM, and to provide a manufacturing method thereof.例文帳に追加

ＤＲＡＭなどの半導体素子のリセスゲート構造においてゲートとソース／ドレーン領域との間のオーバーラップによる非正常的な漏洩電流を減らすことができる非対称リセスされたゲートを有するＭＯＳＦＥＴ及びその製造方法を提供する。 - 特許庁

This structure reduces leakage current from the rear surface of the chip, reduces on-resistance, reduces loop current between a gate and a source, and reduces parasitic inductance at a source wiring side, thereby preventing oscillation of a gate voltage via parasitic capacitance between the gate and the source.例文帳に追加

これにより、チップ裏面からのリーク電流を減らし、オン抵抗を低減するとともに、ゲート−ソース間のループ電流を減らし、ソース配線側の寄生インダクタンスを低減することで、ゲート−ソース間の寄生容量を介したゲート電圧の発振を抑制する。 - 特許庁

To provide a semiconductor device having a MOS transistor structure in which an n-channel gate electrode and a p-channel gate electrode are mixed in a piece of gate electrode, wherein its np boundary can suppress influences given to a MOS transistor.例文帳に追加

一本のゲート電極中にＮｃｈゲート電極とＰｃｈゲート電極とが混在しているＭＯＳトランジスタ構造を有する半導体装置において、そのＮＰ境界がＭＯＳトランジスタに与える影響を抑えることができる半導体装置を得ること。 - 特許庁