「Gate terminal」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

In this case, the reference voltage at the reference voltage terminal 10 of a reference voltage source 9 is set at a value which is smaller than the sum of the specified voltage and the gate-source voltage of a transistor 13.例文帳に追加

ここで、基準電圧源９の基準電圧端子１０の基準電圧が、負荷１４が電圧変換した規定の電圧値とトランジスタ１３のゲート・ソース間電圧との和より小さく設定されている。 - 特許庁

When a both-terminal voltage of the capacitor C4 reaches a threshold voltage of a switching element Q4, the switching element Q4 is turned on, and the gate voltage of the switching element Q2 is tripped to turn the element Q2 off.例文帳に追加

コンデンサＣ４の両端電圧がスイッチング素子Ｑ４のスレッショルド電圧に達すると、スイッチング素子Ｑ４がオンになり、スイッチング素子Ｑ２のゲート電圧が引き抜かれ、スイッチング素子Ｑ２がオフになる。 - 特許庁

In a gate terminal MOSFET 24, a constant voltage corresponding to a zenner voltage of a zenner diode 32 is kept being applied and is maintained in the ON state, and a driving current A4 is kept being provided to the motor 20.例文帳に追加

ＭＯＳＦＥＴ２４のゲート端子には、ツェナーダイオード３２のツェナ電圧に対応する一定電圧が印加され続け、オン状態を維持し、モータ２０に駆動電流Ａ４が供給され続ける。 - 特許庁

Since the home device 11 is a gate keeper for managing the PHS terminal 151, the home device 111 judges the execution of roaming on the basis of the roaming information message and returns an LCF signal to the roamer device 112.例文帳に追加

ホーム装置１１１はＰＨＳ端末１５１を管理するゲートキーパーであるため、このローミング通知メッセージに基づいてローミングを行うと判断し、ＬＣＦ信号をローマー装置１１２に返送する。 - 特許庁

To provide a portable display device, without having to construct a network with a gate management terminal and a management server, and which utilizes the power-saving capability of electronic papers, and to provide a guidance system which uses the same.例文帳に追加

ゲート管理端末と管理サーバとをネットワーク構築することなく、かつ電子ペーパの省電力性を活かした携帯表示装置及びこれを使用する案内システムを提供することにある。 - 特許庁

The reception device 1 receives an application request of commutation ticket from a user terminal 6, and reports registration of an identification number to an automatic ticket gate 2 of a station within a commutation ticket section according to a start date of ticket validity.例文帳に追加

受付装置１は、利用者端末６からの定期券の申込要求を受け付け、定期期間の開始日に合わせて、定期区間内の駅の自動改札機２に識別番号の登録を通知する。 - 特許庁

In a switch 81 provided on the driving device and connected with a driver 71, when a prescribed potential is not provided to a gate electrode 94, a terminal 92 and a lever 93 are separated from each other (separated condition).例文帳に追加

駆動装置に設けられ、ドライバ７１と接続されるスイッチ８１は、ゲート電極９４に所定の電位が付与されていないときには、端子９２とレバー９３とが互いに離隔している（離隔状態）。 - 特許庁

When all the conditions are set, an AND gate circuit 20 closes a switch 21 to supply writing-erasing voltage to the flash memory 14 from a writing-erasing voltage terminal 17.例文帳に追加

条件の全てが設定されているときに、ＡＮＤゲート回路２０がスイッチ２１を閉じて、書込消去用電圧端子１７からの書込消去用の電圧をフラッシュメモリ１４に供給する。 - 特許庁

The shift register circuit includes a transistor Q1 which supplies a clock signal CLK to an output terminal OUT, and an inverter which drives a transistor for discharging a gate (a node N1) of the transistor Q1.例文帳に追加

シフトレジスタ回路は、クロック信号ＣＬＫを出力端子ＯＵＴに供給するトランジスタＱ１と、当該トランジスタＱ１のゲート（ノードＮ１）を放電するトランジスタを駆動するインバータとを備える。 - 特許庁

In a normal connection in which the protective end of a battery is connected to the terminal 300, the gate voltage of the protective MOS transistor becomes high, the transistor is turned on, and the MOS transistor 321 is able to drive the load.例文帳に追加

電源端子３００にバッテリのプラス端が接続される正常接続では、保護用ＭＯＳトランジスタのゲート電圧が高くなってオンし、パワーＭＯＳトランジスタ３２１は負荷を駆動することができる。 - 特許庁

The drive circuit 37 receives a signal DRV at H level from the ECU40, to generate signal VG1 at H level, and outputs it to a gate terminal of the MOS transistor 35 to turn on the MOS transistor 35.例文帳に追加

また、ドライブ回路３７は、ＥＣＵ４０からＨレベルの信号ＤＲＶを受けてＨレベルの信号ＶＧ１を生成してＭＯＳトランジスタ３５のゲート端子へ出力し、ＭＯＳトランジスタ３５をオンする。 - 特許庁

It is possible to adjust a potential range where equivalent capacitance Cg occurring between a gate 42g of the NMOS 42 and a ground terminal GND can be varied and change inclination in an electrical/circuit designing manner.例文帳に追加

ＮＭＯＳ４２のゲート４２ｇと接地端子ＧＮＤとの間に発生する等価容量Ｃｇを可変できる電位範囲や、変化の傾きを電気的・回路設計的に調整することが可能となる。 - 特許庁

When a gate voltage of a transistor M3 is switched from "H" to "L", a switch signal SW becomes "L" and an external connection terminal P1 is pulled up, and an enable signal En becomes "L" and a standby state.例文帳に追加

トランジスタＭ３のゲート電圧を“Ｈ”から“Ｌ”に切り替えたとき、スイッチ信号ＳＷが“Ｌ”になって外部接続端子Ｐ１がプルアップされ、イネーブル信号Ｅｎが“Ｌ”になりスタンバイ状態となる。 - 特許庁

The regional crime prevention system 100 is constituted by including a name tag 1 with a radio tag, a crime prevention light 2, an access point 3, a bulletin board 4 for crime prevention, a monitoring terminal 5, an acceptance device 6, a gate sensor 7 and a network 8.例文帳に追加

地域防犯システム１００は、無線タグ付名札１、防犯灯２、アクセスポイント３、防犯掲示板４、監視端末５、受付装置６、ゲートセンサ７およびネットワーク８を含んで構成される。 - 特許庁

Consequently, the film thickness of the silicon oxide film 7a formed on the surface of the heavily doped area 6 becomes larger than that of the trench 5 except the terminal part, so that the gate reliability can be obtained.例文帳に追加

これにより、高濃度不純物領域６の表面に形成されたシリコン酸化膜７ａの膜厚がトレンチ５の終端部以外の部位よりも大きくなって、ゲート信頼性を得ることができる。 - 特許庁

The solid state relay 20 includes a third connection line 28c connecting a connection point (d) between a capacitor C_0 and a resistor R_0 constituting the snubber circuit S to a gate terminal G of a triac TA.例文帳に追加

ソリッドステートリレー２０は、スナバ回路Ｓを構成するコンデンサＣ_０と抵抗Ｒ_０との接続点ｄと、トライアックＴＡのゲート端子Ｇとを接続する第３接続ライン２８ｃを備えている。 - 特許庁

A two-terminal element 100 obtained by strapping a gate electrode 104 and a source electrode 108 for a thin film transistor is provided for each the pixel electrodes 12 so as to emit the excessive electric charges of the pixel electrodes 12.例文帳に追加

画素電極１２…毎に、薄膜トランジスタのゲート電極１０４とソース電極１０８とが短絡されてなる二端子素子１００が画素電極１２の過剰電荷を放出すべく設けられる。 - 特許庁

Each of the stages of the driving circuit includes: a first transistor having a source electrode connected to an output terminal to output the driving signal; and a capacitor defined between a gate electrode and the source electrode of the first transistor.例文帳に追加

駆動回路の各ステージは前記駆動信号を出力する出力端子に連結された第１キャパシターと、及び１トランジスタのゲート電極とソース電極との間に形成されたキャパシターを含む。 - 特許庁

The gate terminal level of a first load transistor connected to an external resistor, whose impedance is specified is controlled, so that the voltage of the connection node becomes 1/2 the drive power supply voltage of an output buffer circuit.例文帳に追加

インピーダンス指定の外部抵抗に接続される第１の負荷トランジスタのゲート端子レベルを、それらの接続ノードが出力バッファ回路の駆動電源電圧の１／２になるように制御する。 - 特許庁

PACKET TRANSFER METHOD IN HIERARCHICAL PACKET NETWORK, HIERARCHICAL PACKET COMMUNICATION SYSTEM, GATE NODE AND EDGE NODE AND MOBILE TERMINAL USED FOR THE SAME SYSTEM, AND HANDOVER METHOD AND ROUTING NODE IN PACKET NETWORK例文帳に追加

階層化パケット網におけるパケット転送方法並びに階層化パケット通信システム並びに同システムに使用されるゲートノード，エッジノード及び移動端末並びにパケット網におけるハンドオーバ方法及びルーティングノード - 特許庁

The alarm signal is generated from the output signal of the fourth comparator 35 and the output signal of a latch circuit 31 respectively at an AND gate 38 and is output to the alarm signal output terminal 19d.例文帳に追加

アンドゲート３８では、それぞれ第４のコンパレータ３５の出力信号とラッチ回路３１の出力信号からアラーム信号を生成してアラーム信号出力端子１９ｄに出力する。 - 特許庁

When the input signal changes from "H" to "L", the transistor 904 becomes off, and the transistor 906 becomes on by the gate voltage control circuit 100 to raise the voltage at the output terminal VON.例文帳に追加

入力信号が“Ｈ”から“Ｌ”になると、トランジスタ９０４はオフ状態となり、ゲート電圧制御回路１００によってトランジスタ９０６がオン状態となり、出力端子ＶＯＮの電圧が上昇する。 - 特許庁

An NMOS 16 is connected between an input terminal 13 and an internal node N1, and the gate of the NMOS 16 is connected to a power supply line 1 through a PMOS 18 normally set to be in an ON state.例文帳に追加

入力端子１３と内部ノードＮ１間にＮＭＯＳ１６が接続され、このＮＭＯＳ１６のゲートは、常時オン状態に設定されたＰＭＯＳ１８を介して電源線１４に接続されている。 - 特許庁

Any contact trench is not formed at the terminal parts so that any electric field can not be imposed, and the concentration of the electric field at the corner parts of the gate trenches generated due to the asymmetrical extension of depletion layers can be relaxed.例文帳に追加

終端部にはコンタクトトレンチを形成しないので電界はかからず、空乏層の延びが非対称になることに起因して発生するゲートトレンチのコーナー部での電界集中を緩和できる。 - 特許庁

When an operation signal g*# input to a drive IC 20 through a terminal T6 is switched to an ON operation command, a switching element 22 for constant current is turned on to charge the gate of a switching element S*#.例文帳に追加

ドライブＩＣ２０に端子Ｔ６を介して入力される操作信号ｇ＊＃がオン操作指令に切り替わることで、定電流用スイッチング素子２２をオン操作して、スイッチング素子Ｓ＊＃のゲートを充電する。 - 特許庁

Thereby, the change rate di/dt of a current between the collector and the emitter can be suppressed low at the time of turning-on, and a period of a mirror range, in which the voltage value of the gate terminal 2 becomes constant, can be shortened.例文帳に追加

これにより、ターンオン時のコレクタ−エミッタ間の電流の電流変化率ｄｉ／ｄｔが小さく抑えられ、かつ、ゲート端子２の電圧値が一定となるミラー領域の期間を短くできる。 - 特許庁

Also, in the case of a usual operation, a DC voltage fed to the gate of the MOS transistor M2 is so constituted in response to the applied voltage to a conduction terminal 6y of the MOS transistor M2 that the MOS transistor M2 falls within the scope of its withstanding voltage.例文帳に追加

又、通常動作時には、ＭＯＳトランジスタＭ２の導電端子６ｙに印加する電圧に応じてＭＯＳトランジスタＭ２の耐圧範囲内となる直流電圧をゲートに供給する。 - 特許庁

Together with the video image of the monitoring object person leaving the room, transmitted from an imaging device corresponding to the gate terminal apparatus, the video image of the monitoring object person entering the room is displayed on a display means.例文帳に追加

ゲート端末装置に対応する撮像装置から送信される監視対象者の退室時の映像とともに、前記監視対象者の入室時の映像を表示手段に表示させる。 - 特許庁

When the gate 23 is elevated, the slit opening 21A of the chamber bulkhead 21 is opened, however, upon passing the wafer 10, a distance between the surface of the wafer 10 and the terminal of the slit opening 21A becomes a substantial opening.例文帳に追加

ゲート２３が上がると、チャンバ隔壁２１のスリット開口２１Ａが開くが、ウェハ１０の通過時には、ウェハ１０表面とスリット開口２１Ａ端部間の距離が実質的な開口部となる。 - 特許庁

The driver circuit (a1, a2, a3) comprises an inverter circuit (4) for imparting a drive signal to the base terminal of the insulated gate transistor (3), and a constant current circuit (6) having a first transistor (8_1) and a second transistor (8_2).例文帳に追加

ドライバ回路(a1,a2,a3)は、絶縁ゲート型トランジスタ(3)のベース端子に駆動信号を付与するインバータ回路(4)と、第１のトランジスタ(8_1)及び第２のトランジスタ(8_2)を有する定電流回路(6)とを備えている。 - 特許庁

An output terminal of a first buffer circuit (101, 102, 105 and 106) is connected to respective gate terminals of a first PMOS transistor P1 and a first NMOS transistor N1, and an input terminal of the first buffer circuit (101, 102, 105 and 106) is connected to one end of an inductance element L1.例文帳に追加

第１ＰＭＯＳトランジスタＰ１および第１ＮＭＯＳトランジスタＮ１の各ゲート端子に第１バッファ回路（１０１，１０２，１０５，１０６）の出力端子を接続し、第１バッファ回路（１０１，１０２，１０５，１０６）の入力端子をインダクタンス素子Ｌ１の他端に接続する。 - 特許庁

When the switching circuit 1 is turned on, impedance at a gate terminal G as a control terminal of a semiconductor switching element 11 is stabilized at a value, corresponding to a resistance 15 from an open value through a short-circuit value so that the rise of a control signal of the switching circuit 1 is be differentiated.例文帳に追加

スイッチング回路１をＯＮする際は、半導体スイッチング素子１１の制御端子としてのゲート端子Ｇのインピーダンスを、このスイッチング回路１の制御信号の立ち上がりを微分するように開放値から短絡値を経て抵抗１５に相当する値に安定させる。 - 特許庁

A source-electrode contact hole 14 and an external-connection-terminal contact hole 32 for a drain line are formed in an overcoat film 13 made of a silicon nitride by dry etching, as well as, external-connection terminal contact hole 22 is continuously formed in the overcoat film 13 and in a gate insulating film 4, respectively.例文帳に追加

ドライエッチングにより、窒化シリコンからなるオーバーコート膜１３にソース電極用コンタクトホール１４およびドレインライン用外部接続端子用コンタクトホール３２を形成し、且つ、オーバーコート膜１３およびゲート絶縁膜４にゲートライン用外部接続端子用コンタクトホール２２を連続して形成する。 - 特許庁

To provide a system for transmitting information on passing an automatic ticket gate by a portable telephone terminal, its method, a program, and a storage medium, for easily setting desired information transmission destinations or desired information only by operating a portable telephone terminal carried by a user.例文帳に追加

希望情報送信先や希望情報の設定を利用者が所持する携帯電話端末を操作するだけで簡単に行えるようにした携帯電話端末による入退場ゲート通行時の情報送信システム、その方法、プログラム及び記憶媒体を提供する。 - 特許庁

The current limit means 22 controls the potential Vn1 of the first node N1 to reduce a current Idr flowing through the first insulated gate field effect transistor 13 when the potential difference ΔV between the voltage input terminal 11 and the voltage output terminal 12 is larger than a reference value.例文帳に追加

電流制限手段２２は、電圧入力端子１１と電圧出力端子１２間の電位差ΔＶが基準値より大きいときに、第１絶縁ゲート電界効果トランジスタ１３に流れる電流Ｉｄｒを低減するように第１ノードＮ１の電位Ｖｎ１を制御する。 - 特許庁

A pre-compensating type linearizer 111 has resonance circuits 105 and 106, which are based on a common gate FET structure 100, reduce effect on the phase characteristic of the peculiar static capacity of FET 10, reduce loss of the linearizer and connect the drain terminal and the source terminal.例文帳に追加

前置補償型線形化器１１１は、共通ゲートＦＥＴ構造１００に基づいたものであり、ＦＥＴ１００の固有静電容量の位相特性への効果を軽減し、線形化器の損失を低減するドレイン端子とソース端子との間を接続する共振回路１０５、１０６を有する。 - 特許庁

A VCO(voltage-controlled oscillator) 4 oscillates, in response to the voltage of a supplied signal to the VCO and outputs an oscillation signal via a waveform shaping inverter 5 and feeds back a signal to an input terminal of a delay block 1 and one input terminal of an EXOR gate 2.例文帳に追加

ＶＣＯ４は、供給された信号の電圧値に応じた周波数で発振し、発振信号を波形整形用インバータ５を介して出力すると共に、帰還して遅延ブロック１の入力端子とＥＸＯＲゲート２の一方の入力端子に出力する。 - 特許庁

To provide an igniter of an internal combustion engine, capable of performing sure ignition, by constituting a switching circuit without a power terminal connected to a power source such as a battery, simplifying its terminal structure, and holding gate voltage in constant voltage in an ON period of a switching element.例文帳に追加

バッテリなどの電源に接続される電源端子を持たないスイッチング回路を構成し、その端子構造を簡単化するとともに、スイッチング素子のオン期間におけるゲート電圧を定電圧に保持し、確実な点火を行うことできる内燃機関点火装置を提案する。 - 特許庁

An ESD protection circuit includes: a PNPN junction in which a P-side of one end is connected to a terminal and an N-side of another end is connected to ground; and a PMOS transistor in which a source and a gate are connected to an N-side of a PN junction having a P-side connected to ground and a drain is connected to the terminal.例文帳に追加

ＥＳＤ保護回路は、端子に一端のＰ側が接続されグラウンドに他端のＮ側が接続されるＰＮＰＮ接合と、グラウンドにＰ側が接続されるＰＮ接合のＮ側にソース及びゲートが接続され、前記の端子にドレインが接続されるＰＭＯＳトランジスタとを含む。 - 特許庁

An output of a back gate of LDMOS 110 is used as a trigger, and an ESD surge applied to an output terminal 120 connected to the drain of LDMOS is made to flow to a ground terminal 122 via a high withstand voltage MOS 140 and a low withstand voltage MOS 142 connected in series.例文帳に追加

ＬＤＭＯＳ１１０のバックゲートの出力をトリガーとして用い、ＬＤＭＯＳのドレインに接続される出力端子１２０に印加されるＥＳＤサージを、直列に接続された高耐圧ＭＯＳ１４０及び低耐圧ＭＯＳ１４２を経て接地端子１２２に流す。 - 特許庁

The power supply circuit 1 includes an error amplifier 20, an output part 20c thereof is connected to a gate electrode 13g of the nMOS 13, a negative electrode side input part 20a is connected to the output terminal 12 through a resistor 14, and a positive electrode side input part 20b is connected to a reference terminal 23 through a wiring line 24.例文帳に追加

また、エラーアンプ２０を設け、その出力部２０ｃをｎＭＯＳ１３のゲート電極１３ｇに接続し、負極側入力部２０ａを抵抗１４を介して出力端子１２に接続し、正極側入力部２０ｂを配線２４を介して参照端子２３に接続する。 - 特許庁

This power unit applies a rising step voltage, which rises in a stair form, to a drive voltage for controlling it in such a conduction state as to let a drain terminal output power voltage to the gate terminal of an FETQ4, when starting the supply of the power voltage to the load 20.例文帳に追加

負荷２０に対して、電源電圧の供給を開始するとき、ＦＥＴＱ４のゲート端子に対して、ドレイン端子から電源電圧を出力させるような導通状態に制御する駆動電圧に向かって、階段状に上昇する上昇ステップ電圧を印加する。 - 特許庁

A switching section 18 connects an N-type bulk (back gate of a switch Q12) of the semiconductor element to the output terminal 111 in the state that a determination result of a determining section 16 represents the adjusting mode, and connects it to the supply terminal 110 in the state that the determination result of the determining section 16 represents the normal mode or the transition mode.例文帳に追加

切替部１８は、半導体素子のＮ型バルク（スイッチＱ１２のバックゲート）を判別部１６の判別結果が調整モードであれば出力端子１１１に接続し、判別部１６の判別結果が通常モードまたは移行モードであれば電源端子１１０に接続する。 - 特許庁

The amplifier 10 comprises a semiconductor 15 connected between an input and output terminals 19, 20, a resonance circuit 13 connected in series between the information terminal 19 and a gate terminal 15c of the semiconductor 15, and a first resistor (R1) 14 connected in parallel to the resonance circuit 13.例文帳に追加

増幅器１０は、入出力端子１９，２０間に接続される半導体１５と、この入力端子１９と半導体１５のゲート端子１５ｃ側との間に直列に接続される共振回路１３と、この共振回路１３に並列に接続される第１の抵抗（Ｒ１）１４とを備える。 - 特許庁

In this way, since a high voltage test can be performed by increasing the power supply voltage VCC of the terminal 2, it is no longer necessary to apply a voltage higher than necessary to the terminal 1 for setting the test mode and break of a gate oxide film of a buffer 3 or the like due to the high voltage can be prevented.例文帳に追加

これにより、端子２の電源電圧ＶＣＣを上昇させて高電圧試験をすることができるので、端子１に必要以上の高電圧を印加して試験モードを設定する必要がなくなり、高電圧によるバッファ３等のゲート酸化膜の破壊を防止できる。 - 特許庁