「Gate terminal」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索

The gate terminal board 1 of a GCT thyristor 90, the connection board 70 of a driving device and a cathode electrode plate 10 are sandwiched between a pair of metal rings 7A, 7C which are tightened by a screw 8.例文帳に追加

ネジ８によって互いに締結された一組の金属リング７Ａ，７Ｃによって、ＧＣＴサイリスタ９０のゲート端子板１、駆動装置の接続基板７０、および、カソード電極板１０が挟まれている。 - 特許庁

An unit shift register SR includes a transistor Q1 supplying to an output terminal OUT, a transistor Q3 charging a node N1 to which a gate of the transistor Q1 is connected, and a transistor Q5 discharging the node N1.例文帳に追加

単位シフトレジスタＳＲは、出力端子ＯＵＴに供給するトランジスタＱ１と、トランジスタＱ１のゲートが接続するノードＮ１を充電するトランジスタＱ３と、ノードＮ１を放電するトランジスタＱ５を備える。 - 特許庁

To change the form of output, by operating a switch under control of a non-volatile memory and selecting a terminal connected to a gate in an output transistor from an input signal, a maximum potential, and a minimum potential.例文帳に追加

不揮発性メモリの制御によりスイッチを操作することで、出力トランジスタのゲートに繋がる端子を入力信号、最高電位、最低電位から選択できることで、出力形式の変更を可能とする。 - 特許庁

In a microcomputer 13, a reset signal to be given to an input/ output terminal portion 12 is generated by subjecting the reset signals given respectively to a 3V-based circuit portion 8 and to a 5V-based circuit portion 6 to an OR-operation by an OR-gate 11.例文帳に追加

マイクロコンピュータ１３の入出力端子部１２部に与えるリセット信号を、ＯＲゲート１１により３Ｖ系回路部８，５Ｖ系回路部６に夫々与えられるリセット信号の論理和をとって生成する。 - 特許庁

When the user passes the automatic ticket examination gate 6, the mobile telephone terminal 1 transmits, to a routing server 46, information, held in the non-contact IC card 6, such as a route to use the commutation ticket, a place of entering and a place of leaving.例文帳に追加

そして、携帯電話端末１は、自動改札機６を通過した時、非接触ＩＣカード６が保持している定期券の使用経路及び入場・出場場所の情報を経路検索サーバ４６へ送信する。 - 特許庁

A capacitor C4 of a trigger circuit SL of a shunt transistor 40 connected to the gate terminal G of a switching MOSFET 30 is connected to a current detection resistor R4, which detects a drain current of the FET 30.例文帳に追加

スイッチング用ＭＯＳＦＥＴ３０のゲート端子Ｇに接続されたシャント用トランジスタ４０のトリガ回路ＳＬのコンデンサＣ４を、前記ＦＥＴ３０のドレイン電流を検出する電流検出抵抗Ｒ４と接続する。 - 特許庁

When a user P passes through a gate 10, in an area A, only the processing is performed of reading identification information and ticket examination information from a wireless terminal 40 and determining whether to permit the passage according to the ticket examination information.例文帳に追加

利用者Ｐがゲート１０を通過する時には、エリアＡにおいて無線端末４０から識別情報および改札情報を読み取り、改札情報に基づいて通行可否を判定する処理のみを行う。 - 特許庁

To provide a gate device capable of increasing the authentication precision of a passenger by preventing deterioration in association accuracy between a human communication terminal and a passenger even if the transmission power of the human body communication is increased previously.例文帳に追加

人体通信の送信電力を予め強めていても、人体通信端末と通行者との対応付けの確度が低下することを防いで通行者の認証精度を高められるゲート装置の提供を図る。 - 特許庁

When there is no overcurrent flowing, a b-terminal of the selecting circuit 24 is selected to switch a gate application voltage from a voltage V1 of the power source 20 to a voltage of V1+V2, in serial connection of power sources 20 and 22.例文帳に追加

過電流が流れていない場合、切替回路２４のｂ端子を選択することで、ゲート印加電圧を電源２０の電圧Ｖ１から電源２０，２２の直列による電圧Ｖ１＋Ｖ２に切り替える。 - 特許庁

When the first reset signal Reset1 is in a low level, the first switch SW_1 is closed, and power supply potential VDD is applied to the gate terminal of the PMOS transistor T_1, thereby turning off the PMOS transistor T_1.例文帳に追加

第１リセット信号Reset１がローレベルであるときには、第１スイッチＳＷ_１は、閉状態となって、ＰＭＯＳトランジスタＴ_１のゲート端子に電源電位ＶDDを印加し、これによりＰＭＯＳトランジスタＴ_１をオフ状態とする。 - 特許庁

The downlink signal including the control signal is supplied from an external input terminal 20 to an FSK demodulation part 24, a gate control information signal included in the downlink signal is demodulated here and supplied to the CPU 18.例文帳に追加

外部入力端子２０から制御信号を含む下り信号がＦＳＫ復調部２４に供給され、ここで下り信号中に含まれるゲート制御情報信号が復調され、ＣＰＵ１８に供給される。 - 特許庁

The second difference frequency short circuit 202 is composed of a bonding wire 30 connected to a gate electrode terminal 2 of the FET 1 and a capacitor 29 connected at one end to the bonding wire 30 and grounded at the other end.例文帳に追加

第２の差周波短絡回路２０２は、ＦＥＴ１のゲート電極端子２に接続されたボンディングワイヤー３０と、一端においてボンディングワイヤー３０に接続され、他端において接地されているキャパシタ２９と、からなる。 - 特許庁

The voltage across the second capacitor C2 is applied as backward voltage to the second power supply terminal 22 of a gate drive circuit for a first switching element Q1 and the emitter of the first semiconductor switching element Q1.例文帳に追加

第２のコンデンサＣ２の両端電圧を逆方向電圧として、第１のスイッチング素子用ゲート駆動回路Ｑ１の第２の電源端子２２と第１の半導体スイッチング素子Ｑ１のエミッタとの間に印加する。 - 特許庁

No matter which of the first gates of two vertically stacked 4-terminal double insulation gate field effect transistors a logical signal is impressed to, a differential waveform corresponding to it is generated in both second gates.例文帳に追加

論理信号が縦積みされた二個の四端子二重絶縁ゲート電界効果トランジスタのどちらの第一ゲートに印加された場合でも、それに対応した微分波形がどちらの第二ゲートにも生じるようにする。 - 特許庁

The switching regulator comprises a charge control circuit 6, a discharge control circuit 7, and timing pulse generation circuits 8, 9 and generates a step-shaped voltage signal waveform to a gate terminal of the semiconductor switch Q3.例文帳に追加

スイッチングレギュレータは、充電制御回路６、放電制御回路７、タイミングパルス生成回路８，９を備え、半導体スイッチＱ３のゲート端子に対して階段状の電圧信号波形を発生させるように構成される。 - 特許庁

A transparent conductive film TCF for which an ITO is suitable is formed in an upper layer of the insulating film consisting of the gate insulating film GI and the passivation film PAS including the dent on the upper surface of the wiring inspection terminal GL-P.例文帳に追加

配線検査用端子ＧＬ−Ｐの上面の凹部を含んでゲート絶縁膜ＧＩと保護膜ＰＡＳからなる絶縁膜の上層にＩＴＯを好適とする透明導電膜ＴＣＦが形成される。 - 特許庁

Concerning the first resistor 1, an impedance seeing the input side of a high frequency signal from the gate terminal 7 of the FET 6 is hardly changed over the whole frequency region even by the bias control related to the second resistor 2.例文帳に追加

第１の抵抗器１は、第２の抵抗器２にるバイアス調整によっても、ＦＥＴ６のゲート端子７から高周波信号の入力側を見たインピーダンスを全周波数領域で変化し難くする。 - 特許庁

A GND terminal of the gate drive circuit 5a is connected to the source electrode 4b of the switching element 4, and the GND potential (reference electric potential) of the drive circuit 5a side is applied from the source electrode 4b of the switching element 4.例文帳に追加

ゲートドライブ回路５ａのＧＮＤ端子はスイッチング素子４のソース電極４ｂに接続され、同ドライブ回路５ａ側のＧＮＤ電位（基準電位）をスイッチング素子４のソース電極４ｂからとるよう構成される。 - 特許庁

Observation stations 2, 3 such as a snow removing equipment toll center and a water gate monitoring station, and a management terminal 4 for managing the stations are connected to a public communication line such as an optical cable line 6 and a portable telephone line 7.例文帳に追加

消雪設備集中局,水門監視局等の観測局２,３、及び、それらを管理する管理端末４を、光ケーブル回線６,携帯電話回線７等の公衆通信回線に接続する。 - 特許庁

A gate is connected to the terminal A, a drain is connected to the ground, one end of a constant current source is connected to a source and a p channel MOSFET 14 (metal oxide semiconductor film electric field-effect transistor) constituting a source follower is connected to the source.例文帳に追加

端子Ａには、ゲートに接続され、ドレインが接地され、ソースに定電流源の一端が接続されて、ソースフォロアを構成するｐチャネルＭＯＳＦＥＴ１４（金属酸化膜電界効果トランジスタ）が接続される。 - 特許庁

A drain D of an nMOSFET 11 (or pMOSFET 12) and the input of an inner device are connected to an input terminal Vin, and the source S and gate of the nMOSFET 11 are both connected to a ground GND (or a power supply Vdd).例文帳に追加

入力端子ＶinにはｎＭＯＳＦＥＴ１１（またはｐＭＯＳＦＥＴ１２）のドレインＤおよび内部素子の入力部が接続され、ソースＳとゲートＧは共にグランドＧＮＤ（または電源Ｖdd）に接続されている。 - 特許庁

A base current is externally supplied to the semiconductor device in the on mode, the supply of the base current is stopped in an off mode to apply a voltage to a gate terminal G to turn on the unipolar transistor and to discharge excessive carriers in the base region 3 of the bipolar transistor.例文帳に追加

オン時は外部からベース電流を流し、オフ時はベース電流を停止し、ゲート端子Ｇに電圧を印加してユニポーラトランジスタをオンさせて、バイポーラトランジスタのベース領域３の過剰キャリアを排出する。 - 特許庁

The 1st switching element 311 is a thin film transistor having three terminals; and a gate terminal among the three terminals is connected to a scanning line and other two terminals are connected to a pixel electrode 314 and a data line 32 respectively.例文帳に追加

第１の切換素子３１１は３つの端子を有する薄膜トランジスタであり、３つの端子のうちのゲート端子は走査線に接続し、他の２つの端子は画素電極３１４とデータ線３２にそれぞれ接続する。 - 特許庁

When a terminal on the capacitor side of the output winding Co reaches a low level, the transistor Q2 is turned on, the diode 2 is turned off, and the switching element 1 is turned off by discharging gate electric charges of the switching element 1 through the output winding Co.例文帳に追加

出力巻線Coのコンデンサ側の端子がローレベルとなる場合に、トランジスタQ２をオンし、ダイオードD２をオフして、スイッチング素子１のゲート電荷を出力巻線Coを通じて放電し、スイッチング素子１をオフする。 - 特許庁

By this constitution, the gate terminal board 1 and the cathode electrode plate 10 are connected direclty to a first metallized layer 5 and a second metallized layer 6 which are arranged and installed on both main faces of the connection board 70.例文帳に追加

この構成によって、ゲート端子板１およびカソード電極板１０は、駆動装置の接続基板７０の両主面に配設された第１メタライズ層５および第２メタライズ層６に、それぞれ、直接に接続される。 - 特許庁

To prevent or suppress induction heating action due to electromagnetic induction and plastic deformation upon application of thermal stress to the outer circumferential surface of a ring-like gate terminal.例文帳に追加

(i)リング状ゲート端子の電磁誘導による誘導加熱作用を防止或いは格段に軽減すること、(ii)リング状ゲート端子の外周平面に熱応力が働いた場合の塑性変形を防止或いは抑制すること。 - 特許庁

The reverse-directional trigger signal VSTB is input to a gate terminal of a transistor provided so as to set the reference point N1 of the unit register circuit in the (N+4)th stage at the start of the reverse shift to the H level.例文帳に追加

この逆方向トリガ信号ＶＳＴＢは、逆シフトの開始時に第（ｎ＋４）段の単位レジスタ回路の基準点Ｎ１をＨレベルに設定するために設けられたトランジスタのゲート端子に入力される。 - 特許庁

The drive circuit of a switching element comprises a drive circuit 21 performing on/off control of a switching element 23, and a soft interruption command circuit 28 which lowers the gate terminal voltage of the switching element 23 gradually upon detecting short circuit of the switching element 23.例文帳に追加

スイッチング素子２３をオン・オフ制御する駆動回路２１と、スイッチング素子２３の短絡が検出されたときスイッチング素子２３のゲート端子電圧を、徐々に降下させるソフト遮断指令回路２８とを有する。 - 特許庁

The shield layer 4a is formed simultaneously with formation of a drain wiring (or a gate wiring and a pixel electrode) and a connection terminal to an external part of the panel is formed by a usual panel process to attain the structure at a low cost.例文帳に追加

また、シールド層４ａをドレイン配線（又はゲート配線や画素電極）と同時に形成し、パネル外部への接続端子の形成も通常のパネルプロセスで形成することにより、上記構造を低コストで実現する。 - 特許庁

A comparator 3 compares the feedback voltage Vb with the reference voltage Vref and controls the voltage applied to the gate terminal of the P-type MOS transistor P1 so that the feedback voltage Vb matches the reference voltage Vref.例文帳に追加

比較器３は、帰還電圧Ｖｂを基準電圧Ｖｒｅｆと比較して、帰還電圧Ｖｂが基準電圧Ｖｒｅｆと一致するようＰ型ＭＯＳトランジスタＰ１のゲート端子へ印加する電圧を制御する。 - 特許庁

Thus, a photoengraving process required for forming a contact hole 8b on the guard resistor side of a gate terminal part or contact hole 9a of the guard resistor part is unnecessitated and the number of processes can be reduced.例文帳に追加

これにより、ゲート端子部のガード抵抗７側のコンタクトホール８ｂやガード抵抗部のコンタクトホール９を形成する際に必要であった写真製版工程が不要となり、従来に比べ工程数を削減できる。 - 特許庁

A first electrode 3f of the photo-TRIAC 3 is connected to a first control terminal Tc1, and a second electrode 3s of the photo-TRIAC 3 is connected to the gate electrode 4g of the TRIAC 4 in the inside of the resin sealing portion.例文帳に追加

フォトトライアック３の第１電極３ｆは第１制御端子Ｔｃ１に接続され、フォトトライアック３の第２電極３ｓはトライアック４のゲート電極４ｇに樹脂封止部の内部で接続されている。 - 特許庁

A stable output DC voltage generated by a series regulator 82 of the load circuit 80 is applied through the input terminal 28 and the resistor 26 to the gate of the nMOS 22 as the control voltage Vc.例文帳に追加

負荷回路８０のシリーズレギュレータ８２により生成された安定した出力直流電圧が、制御電圧Ｖｃとして入力端２８および抵抗器２６を介してｎＭＯＳ２２のゲートに印加される。 - 特許庁

To enable a larger quantity of a supercurrent to flow to a superconductor three-terminal device in which the space between two superconductor electrodes are connected by a carbon nanotube, and the supercurrent flowing in the carbon nanotube is controlled by a gate electrode.例文帳に追加

２つの超伝導電極間をカーボンナノチューブで接続し、カーボンナノチューブに流れる超伝導電流をゲート電極で制御する超伝導三端子素子に、より多くの超伝導電流が流せるようにする。 - 特許庁

To provide a boarding ticket or the like useful for smoothly guiding an air passenger departing from now on to the boarding gate of an airplane before the departure time of the airplane in an airport terminal building.例文帳に追加

空港ターミナルビル内において、これから出発する航空機の搭乗客を、その航空機の出発時間前に、その航空機の搭乗ゲートへ円滑に誘導するのに有用な搭乗券等を提供する。 - 特許庁

The first circuit portion senses the waveshape edges of a first signal at a gate terminal of the low-side synchronous rectifying transistor and a first voltage to determine a delay between the waveshape edge of the first signal and the waveshape edge of the first voltage.例文帳に追加

第１回路部は、ローサイド同期整流用トランジスタのゲートにおける第１信号及び第１電圧の波形エッジを検知して、第１信号の波形エッジと第１電圧の波形エッジの間の遅延を決定する。 - 特許庁

A plurality of upper arm side drive circuits (30) for applying a drive voltage (Vgx) to a gate terminal of each of the upper arm side switching elements (10) to drive the upper arm side switching elements (10) are provided so as to correspond to the upper arm side switching elements (10) respectively.例文帳に追加

駆動電圧（Vgx）を上アーム側スイッチング素子（10）のゲート端子に印加して該上アーム側スイッチング素子（10）を駆動する複数の上アーム側ドライブ回路（30）をそれぞれの上アーム側スイッチング素子（10）に対応して設ける。 - 特許庁

The control voltage to be applied to a gate terminal G of the FET 13 is output to a CPU 12 as a state detection signal for detecting the state of a load current Il (ON/OFF of a current limit operation).例文帳に追加

ＦＥＴ１３のゲート端子Ｇに印加される制御電圧が、負荷電流Ｉｌの状態（電流制限動作のＯＮ／ＯＦＦ）を検出するための状態検出信号としてＣＰＵ１２へ出力される。 - 特許庁

To receive no electric shock even if touching a terminal in an electric gate door supplying electric power from the door stop post side to the door stop moving column side by the contact of terminals provided at the door stop post and the door stop moving column.例文帳に追加

戸当り支柱と戸当り移動柱との設けた端子を接触させて、戸当り支柱側から戸当り移動柱側へ給電する電動門扉において、端子に触れても感電しないようにする。 - 特許庁

Exchange of information data by a transmission technique based upon a non-contact IC card is carried out between the automatic ticket gate system 103 of transportation, the lodging expense settlement system 104 of the lodging facility, and the portable terminal 102.例文帳に追加

また、交通機関の自動改札システム１０３又は宿泊施設の宿泊費決済システム１０４と携帯端末１０２との間では、非接触ICカードに基づく伝達技術により情報データの受け渡しを行う。 - 特許庁

The capacitor element C and the switching elements operate so that, when a current is supplied from the drive circuit 11 to the OLED, a voltage difference between the gate terminal and the source terminal of the D-TFT is a sum of the threshold voltage of the driving transistor and a voltage determined from the voltage of the drain terminal of the driving transistor and the control voltage during a current setting period.例文帳に追加

容量素子Ｃと複数のスイッチ素子は、駆動回路１１がＯＬＥＤへ電流を供給する時に、Ｄ−ＴＦＴのゲート端子とソース端子との電圧差を、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧とデータ線から供給される制御電圧とから決定される電圧と、駆動用トランジスタのしきい値電圧とを加えた電圧とする。 - 特許庁

Both an S-connection terminal 18 connected to a source electrode and a D-connection terminal 20 connected to a drain electrode are projectively formed on a mounting surface to a printed circuit board 12 in a module body 16 while a G-connection terminal 22 connected to a gate electrode is projectively formed on a surface 38 different from the mounting surface of the module body 16.例文帳に追加

ソース電極に接続されたＳ接続端子１８と、ドレイン電極に接続されたＤ接続端子２０とを何れもモジュール本体１６におけるプリント配線基板１２への装着面上に突出形成する一方、ゲート電極に接続されたＧ接続端子２２を、モジュール本体１６における装着面とは別の面３８上に突出形成した。 - 特許庁

An n-channel MOSFET 27a constituting the semiconductor switch connected between both ends of the solar cell 21 becomes off while the light emitting element 11 is lit and becomes on while the light emitting element 11 is put out, with its drain and source connected to the positive electrode terminal and negative electrode terminal, respectively, of the solar cell 21 and with its gate terminal connected to the cathode of the photodiode 25.例文帳に追加

太陽電池２１の両端間に接続される半導体スイッチを構成するｎチャネルＭＯＳＦＥＴ２７ａは、太陽電池２１の正極端子および負極端子にそれぞれドレインおよびソースが接続され且つフォトダイオード２５のカソードにゲート端子が接続されており、発光素子１１が点灯している間はオフとなり発光素子１１が消灯している間はオンとなる。 - 特許庁

If the low level indicating the normal operation is inputted to the TESTMODE terminal of the test circuit 23 the clock supply circuit 50 imparts the high level to the CLK input terminal so as to close the transfer gate of the master part of DFF circuit 31-3n, to inhibit the output signal of the output terminal D0-D31 of the periphery circuit 21 from supplying into the master part.例文帳に追加

テスト回路２３のＴＥＳＴＭＯＤＥ端子に、通常動作時であることを示すローレベルが入力されると、クロック供給回路５０は、ＤＦＦ回路３１〜３ｎのマスタ部のトランスファゲートを閉じるようにハイレベルをＣＬＫ入力端子に与え、周辺回路２１の出力端子Ｄ０〜Ｄ３１の出力信号がマスタ部の内部へ供給されないようにする。 - 特許庁

The dummy voltage signal inputted through the check signal input terminal is outputted through an inspection voltage output track to the nozzle selection gate IC selected at the multiplexer IC 35 on the basis of a chip selection signal given to a data and the like input terminal of the multiplexer IC 35 through a chip selection signal input terminal of the connector 37 from a controller.例文帳に追加

チェック信号入力端子を通じて入力されるダミーの電圧信号は、コントローラからコネクタ３７のチップ選択信号入力端子を通じてマルチプレクサＩＣ３５のデータ等入力端子に与えられるチップ選択信号に基づき、マルチプレクサＩＣ３５において選択されたノズル選択ゲートＩＣに対し、検査用電圧出力用線路を通じて出力される。 - 特許庁