「Gate terminal」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

A static capacitor 3 (4) is respectively connected in series with a gate terminal of a P channel transistor(TR) (an N-channel TR) in an analog switch 2 with a configuration of parallel connection between the N and P channel TRs and a control signal output section that controls the operation of the N, P-channel TRs.例文帳に追加

ＮチャネルトランジスタとＰチャネルトランジスタとが並列接続された構成からなるアナログスイッチ２のゲート端子とこれらＮ、Ｐチャネルトランジスタを動作制御する制御信号出力部との間にそれぞれ静電容量３，４を直列接続する。 - 特許庁

That is, the volume of discharged water of the A dam accompanied by the gate operation of the simulation operating terminal 14 for the A cam is stored in the linkage information storage part (PS2) of the database 12 for training and the change of the volume of the A dam is reflected on the volume of flowed-in water of the B dam.例文帳に追加

即ちＡダム用の模擬操作端末１４のゲート操作に伴うＡダムの放流量をダム訓練用データベース１２の連携情報格納部（ＰＳ２）に蓄積して、Ｂダムの流入量に、上記Ａダムの放流量変化を反映する。 - 特許庁

The distance between the drain contact and the gate electrode of each of terminating transistors (11a, 11b, 15a, 15b) that respectively couple terminating resisters (13, 14) connected to an output terminal to power source nodes is made shorter than those of output transistors (2a, 2b, 4a, 4b) that respectively drive the output node in accordance with internal signals.例文帳に追加

出力端子に接続される終端抵抗（１３，１４）を電源ノードに結合する終端トランジスタ（１１ａ，１１ｂ，１５ａ，１５ｂ）のドレインコンタクトとゲート電極間の距離を、出力ノードを内部信号に従って駆動する出力トランジスタ（２ａ，２ｂ，４ａ，４ｂ）のそれよりも短くする。 - 特許庁

A control circuit 2a has: a transistor Tr1 that defines a reference value of a threshold voltage of a transistor; and a transistor Tr2 to whose back gate terminal a body-bias VBB controlled by a body-bias generator BBG1 is supplied, and which can variably control the threshold voltage.例文帳に追加

制御回路２ａは、トランジスタの閾値電圧の基準値を定めるトランジスタＴｒ１と、ボディバイアス発生器ＢＢＧ１によって制御されるボディバイアスＶＢＢがバックゲート端子に供給され、閾値電圧を可変に制御可能なトランジスタＴｒ２とを備える。 - 特許庁

In an amplitude conversion circuit that converts an input signal INS having a small amplitude into an output signal /OUTS having a large amplitude, the input signal INS is supplied to a gate of a transistor Q5 that discharges an output terminal OUT through a capacitance element C1.例文帳に追加

振幅の小さい入力信号ＩＮＳを、振幅の大きな出力信号／ＯＵＴＳに変換する振幅変換回路において、出力端子ＯＵＴを放電するトランジスタＱ５のゲートには、容量素子Ｃ１を介して入力信号ＩＮＳが供給される。 - 特許庁

To provide an on-vehicle communication terminal equipment capable of surely performing toll giving an receiving processing by eliminating the influence of RF wave reflection from the design gantry of a guide board for toll giving and receiving provided above the vehicle passing gate of a tollbooth.例文帳に追加

料金所の車両通行口の上方に設けられる料金授受のための案内板であるデザインガントリのＲＦ波反射の影響をなくし、確実に料金授受処理を行うことのできる車両搭載通信端末装置を提供する。 - 特許庁

A delay determined by a time constant depending on an output resistance and a diffusion layer capacitance of a MOS transistor(TR) single body connected to each input terminal and being a component of the multi-input logic gate circuit is used for a minimum unit of the variable delay time.例文帳に追加

多入力論理ゲート回路を構成するＭＯＳトランジスタであって、各入力端子に接続されるＭＯＳトランジスタ単体の拡散層容量と出力抵抗で決まる時定数による遅延を、可変遅延時間の最小単位として用いる。 - 特許庁

When the gate voltage of the transistor M3 is switched from "L" to "H", the potential of the external connection terminal P1 in a pulled-up state is reduced to allow the enable signal En to become "H", a resistance-current conversion circuit 1 thereby starts to operate, and the switch signal SW becomes "H".例文帳に追加

トランジスタＭ３のゲート電圧を“Ｌ”から“Ｈ”に切り替えたときは、プルアップされていた外部接続端子Ｐ１の電位が低下してイネーブル信号Ｅｎが“Ｈ”となり、これにより抵抗−電流変換回路１が動作開始し、スイッチ信号ＳＷが“Ｈ”となる。 - 特許庁

The three-phase inverter circuit 50 includes: six MOSFETs; an active clamp circuit 60 which is connected with the motor 12 and a gate of one MOSFET having an output terminal grounded; and a first relay 47 disposed between the motor 12 and the active clamp circuit 60.例文帳に追加

３相インバータ回路５０は、６つのＭＯＳＦＥＴと、モータ１２と、出力端子が接地されている１つのＭＯＳＦＥＴのゲートとに接続されるアクティブクランプ回路６０と、モータ１２とアクティブクランプ回路６０との間に設けられる第１リレー４７と、を有する。 - 特許庁

Displayed information is read when the user M presents a display screen corresponding to the first reservation information of the mobile terminal 40 at an entrance E1, and is collated with the registered first reservation information, and a gate device 21 is opened when in accordance.例文帳に追加

そして、利用者Ｍが入口Ｅ１で携帯端末40の第１の予約情報に対応した表示画面を提示したとき、表示されている情報が読み取られ、登録されている第１の予約情報と照合され、一致する場合にゲート装置21が開放される。 - 特許庁

A drive unit 32 provided in the control means 30 supplies switching signals for switching off the switch elements Q1H and Q2H and switching on the switch elements Q1L and Q2L to each gate, when the voltage of a terminal P3 becomes equal to or falls under Vth.例文帳に追加

制御手段３０に設けられた駆動部３２は、端子Ｐ３の電圧がＶｔｈ以下になると、スイッチ素子Ｑ１Ｈ、Ｑ２Ｈをオフ状態にするとともにスイッチ素子Ｑ１Ｌ、Ｑ２Ｌをオン状態にするスイッチング信号をそれぞれのゲートに供給する。 - 特許庁

The transistor 14 has a drain and a source respectively connected with the anode and a cathode of the semiconductor light emitting device 11 and a gate connected via the transistor 15 with a lead pin P2 serving as an input terminal of a modulation signal for modulating the bias current.例文帳に追加

トランジスタ１４は、半導体発光素子１１のアノード及びカソードのそれぞれに接続されたドレイン及びソースと、バイアス電流を変調するための変調信号の入力端子であるリードピンＰ２にトランジスタ１５を介して接続されたゲートとを有する。 - 特許庁

By transmitting and receiving the information related to the cargo automatically among these radio communication terminal units and collecting the received cargo information, the cargo information of the truck 15 is stored in pallet unit and is sent to a computer 23 at a delivery center from the gate system 19.例文帳に追加

これらの無線通信端末間で自動的に貨物に関する情報の送受信と受信した貨物情報の集計を行うことにより、トラック１５の貨物情報がパレット単位で記憶され、ゲートシステム１９から配送センターのコンピュータ２３へ送られる。 - 特許庁

When a customer passes through the entrance/exit of the store to visit the store, an identifier is transmitted from the customer terminal to the gate radio communication means, and primary information associated with the identifier is retrieved by a database management system, and secondary information is generated based on a retrieval result.例文帳に追加

店舗出入口を通過して店舗に入る際に顧客端末からゲート無線通信手段に識別子を送信し、データベース管理システムにて識別子に関連付けられた１次情報を検索して検索結果に基づいて２次情報を生成する。 - 特許庁

A charge controlling FET 7 provided in the protection circuit 2 of the battery pack 1 is connected to a terminal 13C on the output side of a protection IC5 via a resistor R2, and furthermore, an NTC thermistor 8 is connected between a gate and a source in the charge controlling FET 7.例文帳に追加

電池パック１の保護回路２に備えられた充電制御用ＦＥＴ７は保護ＩＣ５の出力側の端子１３Ｃに抵抗Ｒ２を介して接続され、さらに充電制御用ＦＥＴ７のゲートとソース間にＮＴＣサーミスタ８を接続する。 - 特許庁

This voltage causes a current flowing through a transistor 24, current mirror circuits 27, 28, and a transistor 32 is turned on and the potential of an output terminal of the driving circuit 10 is reduced around the potential of a power supply line 3, thus, a gate driving signal SG1 is in a state of off-driving signal.例文帳に追加

この電圧によりトランジスタ２４、カレントミラー回路２７、２８に電流が流れ、トランジスタ３２がオンして駆動回路１０の出力端子を電源線３の電位付近にまで引き下げるので、ゲート駆動信号ＳG1はオフ駆動の信号状態となる。 - 特許庁

A configuration capable of directly detecting the voltage Vout generated at the gate terminal of the MOS transistor can be set which widens the range of the output voltage as compared to a method or the like for converting an output voltage into a current by being connected to a load resistance.例文帳に追加

ＭＯＳトランジスタのゲート端子に発生する電圧Ｖｏｕｔを直接検出する構成とすることができるため、負荷抵抗を接続して出力電圧を電流に変換する方法などと比べ、出力電圧の範囲を大きくすることができる。 - 特許庁

In the partial charge detection circuit, a discharge sound 11 based on discharge at a terminal connection part 3 is detected by a directional microphone 10, the detected discharge sound 11 is converted to an electric signal by a conversion circuit 12, and the signal is set to the control signal of a gate circuit 8.例文帳に追加

終端接続部３における放電に基づく放電音１１を指向性集音器１０によって検出し、検出した放電音１１を変換回路１２により電気信号に変換し、この信号をゲート回路８の制御信号とする。 - 特許庁

In this cell comprising a single MOS transistor, a voltage at a power source noise measuring point is supplied to a gate of the MOS transistor, and a determination reference voltage set from the outside is supplied to a source of the MOS transistor, and a drain of the MOS transistor is used as a measuring terminal.例文帳に追加

単体のＭＯＳトランジスタからなり、電源ノイズ測定点の電圧を前記ＭＯＳトランジスタのゲートに供給し、外部から設定する判定基準電圧を前記のＭＯＳトランジスタのソースに供給し、前記ＭＯＳトランジスタのドレインを測定端子とする。 - 特許庁

While at least one of a plurality of source signal lines is selected and the constant current is made to flow to the selected source signal line, the potential of the source signal line is output, and then the potential at the gate terminal of the driving transistor can be obtained.例文帳に追加

複数の前記ソース信号線１８から少なくとも１つのソース信号線を選択し、選択されたソース信号線に定電流を印加した状態で、ソース信号線の電位を出力することにより、駆動用トランジスタのゲート端子の電位を取得できる。 - 特許庁

When a constant voltage of 400V is outputted from an output terminal A of a high voltage power supply unit 300 and the surface potential of a photosensitive body 8 is varied in a range of 0 to 400V, a gate voltage of an FET 301 is made higher than a source voltage to turn off the FET 301.例文帳に追加

高圧電源装置３００の出力端子Ａから４００Ｖの定電圧が出力され、感光体８の表面電位が０〜４００Ｖの範囲で変化する場合、ＦＥＴ３０１のゲート電圧がソース電圧よりも高くなりＦＥＴ３０１がＯＦＦする。 - 特許庁

When a command comes from the POS terminal or manually here, a switching gate 18 provided on the way to a carrying path 14 reaching the opening 7 from the sheds 12a to 12c is operated and a paper money carrying route is switched to an opening part 17.例文帳に追加

ここで、ＰＯＳ端末からまたは手動による回収コマンドがあると、紙幣収納庫１２ａ，１２ｂ，１２ｃから紙幣出金口７に至る搬送路１４の途中に設けられた切換ゲート１８が動作され、紙幣搬送ルートを開口部１７の方へ切り換える。 - 特許庁

When electrostatic discharge is generated to the terminal 2 of an IC 11, gate potential becomes higher at a portion on the central side of a cell region composed of a plurality of assembled single cells so that the portion is brought into an on-state by coupling by the parasitic capacitance of an MOS transistor 12.例文帳に追加

ＩＣ１１の端子２に対し静電気放電が生じた時、ＭＯＳトランジスタ１２の寄生容量による結合により、単一セルが複数集合してなるセル領域の中央側部分のゲート電位が上昇し当該部分がオン状態となる。 - 特許庁

To provide a network-monitoring system that can immediately carry out monitoring by a remote terminal at a station side, can instantly carry out line monitoring of a power-feeding state in the Ethernet switch, and can monitor the abnormal opening in a gate for sealing an apparatus space.例文帳に追加

局側でリモートターミナルにより即刻監視を行なうことができ、イーサネットスイッチの給電状況に対して即刻ライン監視を行なうことができ、装置空間を封じるゲートが異常に開けられたことを監視できるネットワーク監視システムを提供する。 - 特許庁

When a terminal on the capacitor side of an output winding Co of a pulse transformer T1 reaches a high level, a transistor Q1 is turned on, a diode D1 is turned off, and a switching element 1 is turned on by feeding the power of the output winding Co to a gate electrode of the switching element 1 through the transistor Q1.例文帳に追加

パルストランスT１の出力巻線Coのコンデンサ側の端子がハイレベルとなる場合に、トランジスタQ１をオンし、ダイオードD１をオフして、出力巻線Coの電力をトランジスタQ１を通じてスイッチング素子１のゲート電極に供給してスイッチング素子１をオンする。 - 特許庁

A current limiting circuit limiting a current flowing through the power MOSFET by receiving an output signal from a current detecting means detecting the current flowing through the power MOSFET is fitted between the gate for the power MOSFET and the second terminal.例文帳に追加

上記パワーＭＯＳＦＥＴに流れる電流を検出する電流検出手段の出力信号を受けて上記パワーＭＯＳＦＥＴに流れる電流を制限する電流制限回路を上記パワーＭＯＳＦＥＴのゲートと上記第２端子との間に設ける。 - 特許庁

This source follower circuit comprises a MOS transistor M3 which is applied with the analog signal Vin at its gate and has its source connected to the bulk terminal B_1 of the MOS transistor M_1 and a current source 12 which supplied a bias current to the MOS transistor M3.例文帳に追加

このソースフォロワー回路は、ゲートにアナログ信号Ｖinが印加されると共に、ソースがＭＯＳトランジスタＭ１のバルク端子Ｂ１に接続されたＭＯＳトランジスタＭ３と、ＭＯＳトランジスタＭ３にバイアス電流を供給する電流源１２とから構成される。 - 特許庁

The off-holding circuit 60 on-operates the off-holding switching element 62 by grasping the gate voltage of the power switching element S by using the applied voltage of a terminal T1 connected to the switching element 24 for charging to charge the power switching element S.例文帳に追加

オフ保持回路６０は、パワースイッチング素子Ｓを充電するための充電用スイッチング素子２４に接続される端子Ｔ１の印加電圧を利用してパワースイッチング素子Ｓのゲート電圧を把握することで、オフ保持用スイッチング素子６２のオン操作を行う。 - 特許庁

To inexpensively provide an HDLC control circuit realizing support of an HDLC bit synchronous system in a network terminal by using an existing LSI (gate array) performing a two layer processing for supporting an HDLC octet synchronous system.例文帳に追加

ネットワーク終端装置におけるＨＤＬＣ制御回路に関するものであり、ＨＤＬＣオクテット同期方式をサポートするレイヤ２処理を行う既存のＬＳＩ（ゲートアレイ）を用い、ＨＤＬＣビット同期方式のサポートを可能とする回路を低コストで実現する。 - 特許庁

The charge pump system DC-DC converter comprises a PchFET 1 for connecting/disconnecting the line between a terminal T1 to which an input DC voltage VCC1 is applied and a capacitor 12, a resistor 9 connected between the source-back gate of the PchFET 1, and a switch 8 for short-circuiting the resistor 9.例文帳に追加

入力直流電圧ＶＣＣ１が印加される端子Ｔ１とコンデンサ１２との間の線路を断続するＰｃｈＦＥＴ１と、ＰｃｈＦＥＴ１のソース−バックゲート間に接続された抵抗９と、抵抗９を短絡するスイッチ８とを有する。 - 特許庁

When a visitor presses a chime switch 21a of a handset 2, the signal of high level is outputted from a chime switch part 21 so that the signal of high level can be outputted from the AND gate 13d and applied to a read control terminal RE of a telephone number register memory 12b.例文帳に追加

訪問者が子機２のチャイムスイッチ２１ａを押すと、チャイムスイッチ部２１からハイレベルの信号が出力されるので、ＡＮＤゲート１３ｄからハイレベルの信号が出力されて電話番号登録メモリ１２ｂの読出制御端子ＲＥに与えられる。 - 特許庁

A shift register constituting a digital filter 14 executes sampling processing for an input signal inputted from an external terminal 13 and inputs its processed result, an output signal from the shift register, to a gate circuit constituting the digital filter 14.例文帳に追加

外部端子１３から入力される入力信号に対して、クロック信号ＣＬＫに基づいて、デジタルフィルタ１４を構成するシフトレジスタにてサンプリング処理を行い、その結果であるシフトレジスタの出力信号を、デジタルフィルタ１４を構成するゲート回路に入力する。 - 特許庁

Difference of a set pulse signal and a reset pulse signal subjected to level shift to the side of reference potential at the gate control terminal of a switching element is integrated and transmitted as a signal for controlling normal on/off state when a specified integration value is reached.例文帳に追加

スイッチング素子のゲート制御端子の基準電位を基準とする電位側へとレベルシフトされた、セットパルス信号及びリセットパルス信号を、其々の差分を取り、積分し、規定の積分値以上の場合に、正規のオン・オフ状態を制御する制御信号として伝達する。 - 特許庁

To provide a current mode type input logic gate circuit which can lower minimum power supply voltage without sacrificing rapidity and operates at lower voltage (e.g., ≤1 V), a latch circuit, a flip-flop circuit, a frequency dividing circuit and a portable terminal provided with them.例文帳に追加

高速性を犠牲にせずに最小電源電圧を下げることができ、より低電圧（例えば１Ｖ以下）で動作する電流モード型の入力論理ゲート回路、ラッチ回路、フリップフロップ回路、分周回路、及びそれらを備えた携帯端末を提供する。 - 特許庁

A wireless IC seal tag 7 capable of transmitting a seal number only in a sealed state, is attached to an opening and closing 1a of a container 1, and a wireless antenna 9 having a reader 8 for executing the reception and transmission with respect to the wireless IC seal tag 7 is installed at a container terminal gate or the like.例文帳に追加

コンテナ１の開閉扉１ａに、施封した状態でのみシール番号を発信可能な無線ＩＣシールタグ７を取り付け、コンテナターミナルゲート等に、無線ＩＣシールタグ７との間で受・発信するリーダ８を有する無線アンテナ９を設置した。 - 特許庁

A source electrode of an EFT 5 is connected to a drain electrode of the EFT 3 through a resistance 4, a drain electrode is connected to an output terminal 2 for outputting electric power to an ordnance, and the source electrode and a gate electrode are connected through a resistance 12.例文帳に追加

ＥＦＴ５のソース電極は、ＥＦＴ３のドレイン電極と抵抗４を介して接続され、ドレイン電極は火工品への電力を出力する出力端子２へ接続され、かつソース電極とゲート電極の間が抵抗１２を介して接続される。 - 特許庁

The detector circuit is connected to a common connection point, thereby to detect a high frequency signal which has been output from the drain terminal of the field effect transistor 131 and to apply detection voltage with the potential at the common connection point as reference to the gate terminals of the field effect transistors 131, 132.例文帳に追加

検波回路は共通接続点に接続され、電界効果トランジスタ１３１のドレイン端子から出力された高周波信号を検波し、共通接続点の電位を基準とした検波電圧を電界効果トランジスタ１３１、１３２のゲート端子に印加する。 - 特許庁

When zero potential is applied to the control terminal, the transistor 221 is turned off, the transistor 222 is turned on, the transistor 21 is turned on, the transistor 223 is turned on, the analog signal voltage is applied to the gate of the transistor 224 through the transistor and the transistor 223 are turned off.例文帳に追加

制御端子に０電位が印加されると、トランジスタ２２１がオフし、トランジスタ２２２がオンし、トランジスタ２１がオンすると共にトランジスタ２２３がオンして、このトランジスタを通して前記アナログ信号電圧がトランジスタ２２４のゲートに掛り、このトランジスタをオフする。 - 特許庁

Furthermore, in reading operation, a reverse bias voltage waveform with respect to the voltage waveform of reading pulses ϕB1, ϕB2..., ϕBn to be applied to the bottom gate terminal BG of the photosensor 10 is added immediately before or after the processing cycle of the image reading operation.例文帳に追加

また、読み出し動作において、ダブルゲート型フォトセンサ１０のボトムゲート端子ＢＧに印加される読み出しパルスφＢ１、φＢ２、…φＢｎの電圧波形に対する逆バイアス電圧波形を、上記画像読取動作の処理サイクルの直前、あるいは、直後に付加する。 - 特許庁

Each of the memory cells is targeted for writing by applying a common gate voltage to each gate terminal of the memory cells through word lines, and simultaneously writing a plurality of data having different values mutually in each of the memory cells by simultaneously applying the writing voltages corresponding to writing data respectively through the bit lines to drain-source terminals of the two or more memory cells targeted for writing.例文帳に追加

ワード線を介して該メモリセルの各々のゲート端子に共通のゲート電圧を印加して当該メモリセルの各々を書き込み対象とするとともに、書き込み対象とされた２以上のメモリセルのドレイン−ソース端子間に該ビット線を介して各書き込みデータに対応した書き込み電圧を同時に印加して当該メモリセルの各々に互いにデータ値の異なる複数のデータを同時に書き込む。 - 特許庁

The display device has: a transistor 101; a capacitive element, wherein a first terminal of the transistor is electrically connected with one electrode of a capacitive element 102, and a gate of the transistor is electrically connected with the other electrode of the capacitive element 102; and a display element in which a second terminal of the transistor is electrically connected with the first electrode of the display element.例文帳に追加

トランジスタと、トランジスタの第１の端子と容量素子の一方の電極とが電気的に接続され、トランジスタのゲートと上述の容量素子の他方の電極とが電気的に接続されている容量素子と、上述のトランジスタの第２の端子と表示素子の第１の電極とが電気的に接続されている表示素子とを有する表示装置の構成とする。 - 特許庁

A mobile phone terminal control system 1 comprises a boarding gate system 3 which detects a passenger who gets on an airplane, a seating time estimation process 206 which predicts the time at which a detected passenger takes a specified seat in a cabin, and a state switching instruction 210 which transmits a power off command PFC to the mobile phone terminal of the passenger after the predicted time has expired.例文帳に追加

携帯電話端末管理システム１に、飛行機に搭乗する乗客を検知する搭乗ゲートシステム３と、検知された乗客が機内の指定席に着く時刻を予測する着席時刻推定処理部２０６と、予測された時刻が過ぎた後にその乗客の携帯電話端末に対して電源オフ指令ＰＦＣを送信する状態切替指令部２１０と、を設ける。 - 特許庁

A gate type RFID reader 7 installed at a library exit reads in the ID information about a book 2 carried out by the user and collates it with the ID information sent from the RFID-reader-mounted lending portable terminal 11 to prevent a book 2 without borrowing record registration in the RFID-reader-mounted lending portable terminal 11 from being carried out.例文帳に追加

また、図書館出口に設けられたゲート式ＲＦＩＤリーダ７が利用者が持ち出す図書２のＩＤ情報を読み込んで、ＲＦＩＤリーダ付貸出用携帯端末１１から送信されてきたＩＤ情報と照合して、ＲＦＩＤリーダ付貸出用携帯端末１１に借用記録として登録されていない図書２が外部に持ち出されることを防止する。 - 特許庁

A transistor DN10 has a current passage connected to at least one between a terminal to which the external power supply voltage VEXT is supplied and the output end of the voltage generation circuit 13 and between the terminal to which the external power supply voltage VEXT is supplied and the output end of the reference voltage generation circuit 11, and a negative threshold voltage in which a certain voltage is supplied to a gate.例文帳に追加

トランジスタＤＮ１０は、外部電源電圧ＶＥＸＴが供給される端子と電圧生成回路１３の出力端との間、及び外部電源電圧ＶＥＸＴが供給される端子と基準電圧発生回路１１の出力端との間の少なくとも一方に電流通路が接続され、ゲートに一定の電圧が供給された負の閾値電圧を有する。 - 特許庁

Plural redundancy selecting signal lines are made common every plural lines and connected to input terminals of a 3 input NAND gate 5 from redundancy selecting circuits 2A, 2B, 2C in which address decode-signal lines 1A, 1B, 1C are connected to its input terminal and a redundancy cell selecting signal line is connected to its output terminal, and a redundancy cell selecting signal is outputted.例文帳に追加

入力端にアドレスデコード信号線１Ａ、１Ｂ及び１Ｃが接続され出力端にリダンダンシーセル選択信号線が接続されたリダンダンシー選択回路２Ａ、２Ｂ及び２Ｃから、３入力ＮＡＮＤゲート５に複数の前記リダンダンシー選択信号線が複数本ずつ共通化され、ＮＡＮＤゲート５の入力端に接続されて、リダンダンシーセル選択信号を出力する。 - 特許庁