「Gate terminal」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

The semiconductor device includes a substrate; a first insulating material formed on the substrate; two channels with different polarities, many terminal electrodes that are formed on the insulating material and are coupled in common with both channels at opposite ends; a second insulating material formed on the terminal electrodes; and at least one control gate formed on the second insulating material.例文帳に追加

半導体デバイスは、基板と、基板上に形成された第１の絶縁材料と、異なる極性を有する２つのチャネルと、絶縁材料上に形成され、かつ対向する端部で、これらのチャネルに、共通に結合された複数のターミナル電極と、ターミナル電極に形成された第２の絶縁材料と、第２の絶縁材料上に形成された少なくとも１つのコントロールゲートとを含む。 - 特許庁

To prevent the resin of a package from easily peeling off from a die pad and a lead terminal for improving reliability, and at the same time to prevent the partial resin at a gate fill section from easily remaining in a support tie bar for smoothly conveying a lead frame without having a bad influence even if the resin remains partially.例文帳に追加

パッケージの樹脂がダイパッドやリード端子から剥離しにくくして信頼性を高めるばかりではなく、支持タイバーにゲート充填部の樹脂の一部が残りにくくしたり、たとえ残ったとしても悪影響を及ぼさないようにして、リードフレームの搬送を円滑に行う。 - 特許庁

Consequently, the drain-source voltage Vds rises to Vds1 (>0) during an interval when the gate terminal voltage Vg is lower than Vg1 and since a current flows into a capacitor C, the voltage Vc across the capacitor C rises from Vc1 to Vc2.例文帳に追加

これにより、ゲート端子電圧Ｖｇが電圧Ｖｇ１より小さい期間、ドレイン−ソース間電圧Ｖｄｓが電圧Ｖｄｓ１（＞０）に上昇し、その電圧によりコンデンサＣに電流が流れ、該コンデンサＣの両極間の電圧Ｖｃが電圧Ｖｃ２からＶｃ１に上昇する。 - 特許庁

Threshold voltages of the first and second pass gate transistors are set, to supply subthreshold currents to the first and second pull-down transistors, if a memory cell is not accessed, so that the conductive terminal of the pull-down transistor to be turned off is maintained at a voltage level corresponding to the logical high voltage.例文帳に追加

第一及び第二パスゲートトランジスタのスレッシュホールド電圧は、ターンオフされるプルダウントランジスタの導通端子が論理高電圧に対応する電圧レベルに維持されるようにメモリセルがアクセスされていない場合に第一及び第二プルダウントランジスタへサブスレッシュホールド電流が供給されるようなものである。 - 特許庁

In the drain region 8D between a pair of drain contacts 10D, a high-resistance region 30D in which the on-drain silicide film 5D is not formed, is provided at least in a region between a terminal position of a drain contact 10D at the side of the gate electrode 4 and the sidewall spacer 7.例文帳に追加

一対のドレインコンタクト１０Ｄ間に位置するドレイン領域８Ｄのうち、少なくともドレインコンタクト１０Ｄのゲート電極４側の端部位置とサイドウォールスペーサー７との間の領域に、ドレイン上シリサイド膜５Ｄが形成されていない高抵抗領域３０Ｄが設けられている。 - 特許庁

An error amplifier 12 receives a voltage Vcp stepped up by the charge pump circuit 14 as a power supply, and outputs an error voltage of a feedback voltage Vfb corresponding to an output voltage Vout of the output terminal 104 and a predetermined reference voltage Vref to a gate of the output transistor 10.例文帳に追加

誤差増幅器１２は、チャージポンプ回路１４により昇圧された電圧Ｖｃｐを電源として受け、出力端子１０４の出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆの誤差電圧を、出力トランジスタ１０のゲートに出力する。 - 特許庁

Counting from a point of time when a logical value of a signal input into a clock control terminal 13 is switched to 1, just after a second fall of a pulse output from the PLL 204, a clock generation part 6 is operated to start outputting a clock signal of the PLL 204 from the AND gate 209.例文帳に追加

クロック生成部６は、クロック制御端子１３に入力される信号の論理値が１に切替わった時点から数えて、ＰＬＬ２０４から出力されたパルスの２番目の立下りの直後に、ＡＮＤゲート２０９からＰＬＬ２０４のクロック信号を出力し始めるように動作する。 - 特許庁

The electronic equipment receiving data through coil intermittently switches the induced current which passes in coil corresponding to magnetic field signal SDS transmitted from the outside at predetermined timing synchronized with the magnetic field signal SDS by P2 gate signal, and chopper-boosts induced voltage of coil (a voltage of output terminal O2).例文帳に追加

コイルを介してデータを受信する電子機器は、外部から送信された磁界信号ＳＤＳに応じてコイルに流れる誘導電流をＰ２ゲート信号により磁界信号ＳＤＳに同期した予め定めたタイミングで断続し、コイルの誘導電圧（出力端子Ｏ２の電圧）をチョッパ昇圧する。 - 特許庁

The information processor 100 stores the information received from the settlement terminal 510 and the ticket gate 310 in a storage device 130, and tabulates the settlement amount shown by the stored settlement amount information and the amount shown by the stored reduced amount information for every store shown by the store identification information.例文帳に追加

情報処理装置１００は、決済端末５１０及び改札機３１０から受信した情報を記憶装置１３０に蓄積しておき、蓄積した決済額情報が表す決済額と、蓄積した減額情報が表す額とを、店舗識別情報が示す店舗ごとに集計する。 - 特許庁

A switch control unit 3 is connected to each gate terminal of four MOSFETs 41-44, and supplies the four MOSFETs 41-44 with control signals that alternately switch on the four MOSFETs 41-44 cyclically in every set so that the direction of conduction of an exciting current may alternate cyclically.例文帳に追加

スイッチ制御部３は、４つのＭＯＳＦＥＴ４１〜４４の各ゲート端子と接続され、励磁電流の導通方向が周期的に交互になるように、４つのＭＯＳＦＥＴ４１〜４４を、組ごとに、周期的に交互にオンする制御信号を４つのＭＯＳＦＥＴ４１〜４４に供給する。 - 特許庁

Whereby the customer who makes a reservation for the reserve seat of a train from a customer-side terminal 4, is allowed to easily get a paper ticket at the ticket examining gate and enter only by carrying a self-ID confirmation tool 4a without going round the ticketing window and the ticketing machine.例文帳に追加

このため、顧客側端末４から列車の指定席を予約した顧客は、発券窓口や券売機に立ち寄ることなく、自己のＩＤ確認ツール４ａを持参するだけで改札ゲートにて容易に紙切符を入手することができ入場することができる。 - 特許庁

An insertion signal is supplied to the tri-state gate via a connector to the backboard and a backboard internal wire arrangement, and the activation control terminal is pulled down to an active level.例文帳に追加

そして，電源監視回路が被監視ユニットがバックボードに活線挿入された時の供給電源電圧に応答して挿入信号を出力し，当該挿入信号がバックボードとのコネクタとバックボード内配線とを経由してトライステートゲートに供給され活性化制御端子を活性レベルにプルダウンする。 - 特許庁

When the divided voltage of the output side terminal is higher than the reference voltage, the FET element Q1 decreases a drain voltage based on the rise of the gate voltage arising from the increase of a collector current of the transistor 2 caused by a current supplied from an error detection portion 3.例文帳に追加

前記出力側端子の電圧の分圧が前記基準電圧よりも高い場合には誤差検出部３から供給された電流によるトランジスタ２のコレクタ電流の増加に起因するゲート電圧の上昇に基づきＦＥＴ素子Ｑ１はドレイン電圧を低減させる。 - 特許庁

To provide a lead frame and an optical semiconductor device of good characteristics that uses it capable of preventing occurrence of resin flash at an external terminal or fin, even in packages where resin sealing of through-gate method is not available, with no entrainment of a primary resin in a secondary mold.例文帳に追加

スルーゲート方式等の樹脂封止ができないパッケージであっても、外部の端子やフィン部等に樹脂フラッシュが発生するのを防止でき、２次モールド部に１次の樹脂を巻き込むことのないリードフレームおよびそのリードフレームを用いた特性の良好な光半導体装置を提供する。 - 特許庁

The motor starter 1 includes: the motor 20 comprising a main winding M and a starting winding S; a PTC 30 connected in series to the starting winding S; a triac 40 connected between the PTC 30 and a power supply line; and a triac control circuit 50 connected to a gate terminal G of the triac 40.例文帳に追加

モータ起動装置１は、主巻線Ｍおよび始動巻線Ｓを有するモータ２０と、始動巻線Ｓに直列に接続されたＰＴＣ３０と、ＰＴＣ３０と電源ライン間に接続されるトライアック４０と、トライアック４０のゲート端子Ｇに接続されるトライアック制御回路５０とを有する。 - 特許庁

The external pin 101 of a semiconductor device is connected to the gate terminal of an n-channel MOS transistor 104 for capacitance correction through aluminum wiring 106 and the drain and source of the transistor 104 are connected to each other and, at the same time, to a bonding pad 105 through aluminum wiring 107.例文帳に追加

デバイス外部ピン１０１は、アルミ配線１０６によって容量補正用のｎチャネルＭＯＳトランジスタ１０４のゲート端子に接続され、ＭＯＳトランジスタ１０４のドレインおよびソースは互いに接続されるとともに、ボンディングパッド１０５にアルミ配線１０７によって接続される。 - 特許庁

A transistor T3 connected to a node N2 to be connected to the gate of the transistor T2 charges the node N2 in synchronization with a clock signal of the first clock terminal A in a period where the transistor T2 is made conductive by charging the node N2, to compensate for level reduction of the node N2 due to a leak current.例文帳に追加

トランジスタＴ２のゲートが接続するノードＮ２に接続したトランジスタＴ３は、ノードＮ２が充電されてトランジスタＴ２が導通状態になる期間に、第１クロック端子Ａのクロック信号に同期してノードＮ２を充電し、リーク電流によるノードＮ２のレベル低下を補償する。 - 特許庁

To overcome the problem in a three-level power conversion apparatus in which a bidirectional switch is connected between an AC terminal of a rectifying circuit or an inverter circuit and a DC neutral point, wherein four insulated DC-DC converters are required as power supply for supplying power to gate drive circuits, so that it hinders the reduction in costs and size.例文帳に追加

整流回路又はインバータ回路の交流端子と直流中性点との間に双方向スイッチを接続した３レベル電力変換装置では、ゲート駆動回路に供給する電源として、４個の絶縁型ＤＣ−ＤＣコンバータが必要で、低コスト、小型化の妨げとなる。 - 特許庁

As a result, in the distortion circuit 24, the maximum value of the duty ratio of a pulse signal inputted into a gate terminal G of a field-effect transistor Tr is prevented from becoming 1 (100%) to extend a period until the field-effect transistor Tr is continuously kept in a conductive state.例文帳に追加

これにより、歪み回路２４は、電界効果トランジスタＴｒのゲート端子Ｇに入力されるパルス信号のデューティ比の最大値が、１（１００％）になることを防止して、電界効果トランジスタＴｒが導通状態に維持され続けるまでの時間を遅延する。 - 特許庁

Thus, when a falling voltage is input to an input terminal IN and transistors Tr_1, Tr_3, Tr_6 are turned off, the gate of the transistor Tr_7 is charged to a voltage ≥V_SS+V_th7 by the capacity element C_1 charged to V_dd, the transistor Tr_7 is turned on, and the transistor Tr_2 is turned on further.例文帳に追加

これにより、入力端子ＩＮに立下り電圧が入力され、トランジスタＴｒ_1，Ｔｒ_3，Ｔｒ_6がオフしたときに、Ｖ_ddが充電された容量素子Ｃ_1によって、トランジスタＴｒ_7のゲートがＶ_SS＋Ｖ_th7以上の電圧にチャージされ、トランジスタＴｒ_7がオンし、さらにトランジスタＴｒ_2がオンする。 - 特許庁

When an end user inserts an IC card 16 into an IC card R/W 112 of a public Internet terminal 11 to start the Internet connection service, the service start request is informed to a gate control server 12, the measurement of service time is started, and the charging request is transmitted to a charge processing server 3.例文帳に追加

インターネット接続サービス開始時、エンドユーザが公衆インターネット端末１１のＩＣカードＲ／Ｗ１１２にＩＣカード１６を投入すると、サービス開始要求がゲート制御サーバ１２に通知され、利用時間の測定が開始されるとともに、課金要求が課金処理サーバ３に送信される。 - 特許庁

Some p-type base regions 12 of the p-type base regions 10 and 12 without any n-type source region 3 are electrically connected with an emitter electrode 7 via contact holes 11 provided in the vicinity of the terminal ends of the trenches 21 and provided on the both sides of a gate runner 14 in an active region.例文帳に追加

そして、ｎ型ソース領域３のないｐ型ベース領域１０，１２のうちの一部のｐ型ベース領域１２とエミッタ電極７とを、トレンチ２１の終端部近傍と活性領域内のゲートランナー１４の両脇にそれぞれ設けたコンタクトホール１１を介して、電気的に接続する。 - 特許庁

This characteristics evaluation device for the transistor has a plurality of unit circuits 10, including the transistor 1 of a measuring object with a gate connected to an output terminal of a two-input NAND circuit 2 via an inverter 3, with a drain connected to a column electric power source 11, and with a source connected to a row electric power source 12.例文帳に追加

トランジスタの特性評価装置は、ゲートが２入力ＮＡＮＤ回路２の出力端子とインバータ３を介して接続され、ドレインがカラム電源線１１と接続され、ソースがロウ電源線１２と接続された測定対象のトランジスタ１を含む複数のユニット回路１０を有している。 - 特許庁

An analog input signal selection circuit in the analog/digital converter is provided with a transistor(TR) 13 that connects at least one analog signal input terminal 1 and a power supply 11 and is conductive at a voltage lower than a voltage turning on a transmission gate 4 set to an OFF state.例文帳に追加

Ａ／Ｄ変換装置におけるアナログ入力信号選択回路を、少なくとも１つのアナログ信号入力端子１と電源１１を接続し、ＯＦＦに設定したトランスミッションゲート４をＯＮさせる電圧よりも低い電圧でＯＮとなるトランジスタ１３を備えるように構成した。 - 特許庁

In a 1st CMOS circuit and a 2nd CMOS circuit which are different in driving voltage on a TFT array substrate of the electrooptical device, N-channel type TFTs and P-channel type TFTs constituting the CMOS circuits, have 4-terminal structure equipped with a back gate for threshold voltage control.例文帳に追加

電気光学装置のＴＦＴアレイ基板において、駆動電圧が相違する第１のＣＭＯＳ回路と第２のＣＭＯＳ回路では、ＣＭＯＳ回路を構成するＮチャネル型ＴＦＴ、およびＰチャネル型ＴＦＴを、しきい値電圧制御用のバックゲートを備えた４端子構造とする。 - 特許庁

An INV10 which is connected with a gate of an output element N31 and drives the N31 is connected with a low voltage source terminal VDD via a PMOS21 driven by a control signal (b) produced by an INV20 which delays a control signal (a) by a prescribed time and inversely outputs the control signal (a).例文帳に追加

出力素子Ｎ３１のゲートに接続し、Ｎ３１を駆動するＩＮＶ１０は、制御信号ａを所定の時間遅延させ、反転出力するＩＮＶ２０の生成する制御信号ｂにより駆動されるＰＭＯＳ２１を介して低電圧電源端子ＶＤＤに接続する。 - 特許庁

The test circuit is provided with a bit 7 of a register 5 for test to hold a state value to indicate state of the microcomputer peripheral function and a comparator 7 to output a state change signal to the output terminal for test of the microcomputer through an OR gate 4 according to changes in the state value held by the bit 7.例文帳に追加

マイコン周辺機能の状態を示す状態値を保持するテスト用レジスタ５のビット７と、そのビット７に保持された状態値の変化に応じて状態変化信号をＯＲゲート４を通じてマイコンのテスト用出力端子に出力する比較器７とを備えた。 - 特許庁

To prevent an element from being destroyed by inhibiting charges from being accumulated at a gate of an output transistor on a load side even if ESD (electrostatic discharge) is repeated to an output terminal with positive discharges to the ground potential, in a display driver for driving a plasma display panel.例文帳に追加

プラズマディスプレイパネルを駆動する表示駆動装置において、ＥＳＤ（静電気放電）が出力端子に接地電位に対してプラス電荷で繰り返し印加されてもローサイド側の出力トランジスタのゲートに電荷がたまることなく、素子が破壊するのを防止することができるようにする。 - 特許庁

The semiconductor integrated circuit comprises an external connection terminal 1, the electrostatic discharge protective circuit 2, an output circuit 3, an output pre-buffer circuit 4, an input buffer circuit 5, an internal circuit 41, an interpower supply electrostatic discharge protective circuit 6, and a gate voltage control circuit 7.例文帳に追加

本発明の半導体集積回路は、外部接続用端子１と、静電放電保護回路２と、出力回路３と、出力プリバッファ回路４と、入力バッファ回路５と、内部回路４１と、電源間静電放電保護回路６と、ゲート電圧制御回路７とを備えている。 - 特許庁

A protection circuit 1 consists of a current sensor resistor 2 that is connected between the source of a power MOSFET 14 and one output terminal 15b and an npn gate control transistor(TR) 3 that becomes conductive when the voltage drop across the current sensor resistor 2 exceeds a given voltage.例文帳に追加

保護回路１は、パワーＭＯＳＦＥＴ１４のソースと一方の出力端子１５ｂとの間に接続される電流検出抵抗２と、電流検出抵抗２に生じる電圧降下が所定電圧以上になるとオンになるｎｐｎ形のゲート制御用トランジスタ３とで構成される。 - 特許庁

The initialization transistor 126 has its gate end G connected to the initialization scanning line 115ASL, its drain end D connected to the video signal 106HS, and its source end S connected to a connection point (node ND121) of the source end S of the driving transistor 121 and the other terminal of the holding capacitor 120.例文帳に追加

初期化トランジスタ１２６は、ゲート端Ｇを初期化走査線１１５ASL に接続し、ドレイン端Ｄを映像信号線１０６HSに接続し、ソース端Ｓを駆動トランジスタ１２１のソース端Ｓと保持容量１２０の他方の端子との接続点（ノードＮＤ１２１）に接続する。 - 特許庁

Noise from the stabilized power source 4, etc., is not inputted to the gate terminal to thereby avoid such problem that a noise component from the stabilized power source 4, etc., would be amplified to make hardly measure owing to the amplification power of the MOSFET itself.例文帳に追加

直流安定化電源４等から発生するノイズはゲート端子には入力されないので、ＭＯＳＦＥＴ自身の増幅能力に起因して直流安定化電源４等からのノイズ成分が増幅されてしまい、測定が困難になるという問題も生じない。 - 特許庁

A signal to be inputted into a transistor M3 of the logic input circuit 10 is generated from a switching signal and a signal to be input into the terminal EN by an inverter IV3 and an AND gate A0, and the transistor M3 is used to control a current flowing to a transistor M2.例文帳に追加

インバータＩＶ３及びＡＮＤゲートＡ０により、スイッチング信号、及び端子ＥＮに入力される信号から論理入力回路１０のトランジスタＭ３のゲートに入力する信号を生成し、そのトランジスタＭ３を用いてトランジスタＭ２に流れる電流を制御する。 - 特許庁

The source region 32 of the third semiconductor element 3 is connected to a p+ region 24 through a wiring 50 and connected to the body region (p-form region) 20 of the second semiconductor element 2, while the gate region 33 of the third semiconductor element 3 is connected to the terminal 45 of pulse Vpulse.例文帳に追加

さらに、第３の半導体素子３のソース領域３２が、配線５０を通じてｐ^＋ 領域２４に接続されて、第２の半導体素子２のボディ領域（ｐ形領域）２０に接続され、第３の半導体素子３のゲート領域３３が、パルスＶｐｕｌｓｅ の端子４５ に接続される。 - 特許庁

To control the on/off of a depletion type transistor arranged as the shutdown transistor of an output transistor between the gate of an output transistor with a source follower configuration and an output terminal to which a load is connected by using the depletion type transistor having a comparatively low withstand voltage (that is, a small element area).例文帳に追加

ソースフォロア構成の出力トランジスタのゲートと負荷が接続される出力端子との間に、出力トランジスタのシャットダウンとして設けられたデプレーション型トランジスタに、比較的低耐圧（すなわち、小素子面積）のものを用いて、そのオン、オフを制御できるようにする。 - 特許庁

An output side of the data transfer element comprising a parallel connection circuit of a P-channel data transfer gate 4 and N-channel data transfer gates 5, 6 is connected to a closed loop comprising an inverter 13 and a clocked inverter 9 and connected to a data output terminal 3 via an inverter 12.例文帳に追加

Ｐチャネルデータ転送ゲート４及びＮチャネルデータ転送ゲート５，６の並列接続体からなるデータ転送素子の出力側は、インバータ１３及びクロックドインバータ９からなる閉ループに接続されていると共に、インバータ１２を介してデータ出力端子３に接続されている。 - 特許庁

A current Ids is passed in this state from driving potential wiring Vcr through a resistor R1 to the driving TFT: Q10 by a potential applied to an input terminal Pr and the gate-source voltage Vgs of the driving TFT: Q10 of this time is stored in the capacitor C3.例文帳に追加

この状態で入力端子Ｐｒに与えた電位により抵抗Ｒ１を介して駆動電位配線Ｖｃｒから駆動用ＴＦＴ：Ｑ１０に電流Ｉｄｓを流し、このときの駆動用ＴＦＴ：Ｑ１０のゲート・ソース間電圧ＶｇｓをコンデンサＣ３に記憶する。 - 特許庁

Since a feedback signal being outputted from the middle point of resistors R3 and R4 has an L level when the load 10 is short-circuited and the L level is inputted to the gate terminal of the FET 22, the FET 22 is turned off and the power MOSFET 21 is also turned off thus interrupting the driving current to the load 10.例文帳に追加

負荷１０が短絡した時、抵抗Ｒ３および抵抗Ｒ４の中点から出力されるフィードバック信号がＬレベルとなって、ＦＥＴ２２のゲート端子に入力されるので、ＦＥＴ２２がオフとなり、パワーＭＯＳＦＥＴ２１もオフとなり、負荷１０への駆動電流は遮断される。 - 特許庁

Accordingly, in the case that a battery, etc., are connected between output terminals 3 and 4, a stabilizing capacitor 17b connected between power wiring and the input terminal 2 is connected in parallel to the capacitance between the gate and the source of the switching element 12, so that the occurrence of self turn-on is suppressed.例文帳に追加

したがって、出力端子３，４間にバッテリ等が接続された場合に、電源配線と入力端子２との間に接続された安定化コンデンサ１７ｂがスイッチング素子１２のゲート−ソース間容量に並列接続されるので、セルフターンオンの発生が抑制される。 - 特許庁

A non-synchronous external input signal is inputted to an input terminal of the other side of this NAND gate 1 through an inverter Inv.2-6, when CLK2X is 'Low' and the non-synchronous external input signal is 'Low', an output of the register is set forcedly to 'Low'.例文帳に追加

このＮＡＮＤゲート1の他方の入力端子には非同期外部入力信号をインバータInv.2-6を介して入力し、ＣＬＫ２Ｘが“Low”であり、且つ非同期外部入力信号を“Low”とした際にレジスタの出力を強制的に“Low”に設定することを特徴としている。 - 特許庁

When the power supply voltage of the game machine is not applied to the gate G (when the power of the game machine is off), the PNP type transistor 1271 is turned on, and the electric charge of the shooting capacitor 127k is discharged from the GDN terminal G3 through the PNP type transistor 1271.例文帳に追加

そして、遊技機の電源電圧がゲートＧに印加されない場合（遊技機の電源が落とされた場合）には、ＰＮＰ型トランジスタ１２７ｌがＯＮとなり、発射コンデンサ１２７ｋの電荷が当該ＰＮＰ型トランジスタ１２７ｌを介してＧＮＤ端子Ｇ３から放出される。 - 特許庁

In a user terminal 10 which the user possesses, a route being actually used by the user is identified based on a current position of the user identified by station discrimination information of an automatic ticket gate device 30, from among route information acquired beforehand from a route information retrieval device 20.例文帳に追加

利用者が所持する利用者端末１０において、予め経路情報検索装置２０から取得した経路情報の中から、自動改札装置３０の駅識別情報により特定された利用者の現在位置に基づいて、利用者が実際に利用している経路を特定する。 - 特許庁

If an operating frequency is low, the select control signal is set to high and the MOS transistors T5b and T6b are turned off so as to increase combined resistance by the ON resistor of the MOS transistors in the NOR gate NOx, in order to make an output change rate from an output terminal OUT moderate.例文帳に追加

又、動作周波数が低いときは、出力端子ＯＵＴからの出力の変化率を緩やかなものとするため、選択制御信号をハイとしてＭＯＳトランジスタＴ５ｂ，Ｔ６ｂをＯＦＦとして、ＮＯＲゲートＮＯｘ内のＭＯＳトランジスタのＯＮ抵抗による合成抵抗を大きくする。 - 特許庁

If an operating frequency is high, a select control signal is set to low, and MOS transistors T5b and T6b are turned on so as to reduce combined resistance by an ON resistor of MOS transistors in a NOR gate NOx, in order to make an output change rate from an output terminal OUT steep.例文帳に追加

動作周波数が高いときは、出力端子ＯＵＴからの出力の変化率を急峻なものとするため、選択制御信号をローとしてＭＯＳトランジスタＴ５ｂ，Ｔ６ｂをＯＮとして、ＮＯＲゲートＮＯｘ内のＭＯＳトランジスタのＯＮ抵抗による合成抵抗を小さくする。 - 特許庁

When the user planning to board a passenger airplane operates an information guiding device to instruct reservation of a shop, the information guiding device transmits the name of the user, the number of passengers, boarding flight information (a flight name, a boarding time, and a boarding gate) to a POS terminal device for making a reservation.例文帳に追加

旅客機に搭乗予定の利用者が情報案内装置を操作して店舗の予約を指示すると、情報案内装置は、その利用者の氏名、人数、及び搭乗便情報（便名、搭乗時間、及び搭乗口）をＰＯＳ端末装置に送信して予約を行う。 - 特許庁