「LOGICAL OPERATION」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

One program is selected from among the plural programs by performing logical operation between the noticing information and the information of interest outputted from each of the information decoder 3 and control information to output the program is outputted by a selection logic circuit 4.例文帳に追加

選択論理回路４では、注目情報と各情報デコーダ３から出力された注目情報とを論理演算して、複数番組から一つの番組を選択し、この番組を出力させるための制御情報を出力する。 - 特許庁

In addition, the output from the proper logical operation circuits (36a-p) is selected according to loads of a transmission line by providing a function for mitigating synchronization determination criteria when the synchronization establishment in all the synchronization detection circuits (37a-p) is not detected.例文帳に追加

また全同期検出回路（３７ａ〜ｐ）での同期確立が検出されない場合に、同期判定条件を緩和する機能を設け、伝送路中の負荷に応じて適正な論理演算回路（３６ａ〜ｐ）からの出力を選択できるようにする。 - 特許庁

When a request for a data operation is received by the storage system from a host which has not previously accessed the storage system, the virtual device manager defines a virtual device for access by that host and assigns a logical device to the virtual device.例文帳に追加

当該ストレージシステムに以前にアクセスしたことのないホストからのデータオペレーションの要求をそのストレージシステムが受信すると、仮想デバイスマネジャはそのホストによるアクセス用に仮想デバイスを定義し仮想デバイスに対し論理デバイスを割り当てる。 - 特許庁

The logical arithmetic operation is performed by combining the attribute codes included in the communication request made by one of communication terminals to obtain a predetermined communication address, and a communication path between the communication terminal with the same address and the communication request origin terminal is set.例文帳に追加

通信端末の１つから為された通信要求に含まれる属性コードの組み合わせにより上記の論理演算を行って所定の通信アドレスを求め、同アドレスの通信端末と通信要求元端末との間の通信路を設定する。 - 特許庁

The logical synthesis optimizing method automatically extracts a false path and an inactive description block in a path setting part not to be analyzed and a redundant part out of the hardware description of an LSI from a regressions test result by using software and deletes the extracted part without requiring manual operation.例文帳に追加

ＬＳＩのハードウェア記述のうち解析非対象パス設定、及び冗長部分について、リグレッション・テスト結果からフォールス・パス及び不活性な記述ブロックをソフトウェアで自動抽出し、人手を介することなくこれを削除する。 - 特許庁

An information storage device in which the information recording medium is mounted rearranges the alternative sectors and the user sectors in order of the logical block addresses over the spare area 34A and the user area 35A and executes an operation for moving the user data to the rearranged sectors.例文帳に追加

情報記録媒体を搭載した情報記憶装置は、代替セクタとユーザセクタを前記予備領域３４Ａとユーザ領域３５Ａに亘って前記論理ブロックアドレスの順に再配置し、ユーザデータを再配置されたセクタに移動する動作を実行する。 - 特許庁

The image display device 100 for the pachinko game machine with a display means 200 comprises an image processing means 3 being added with a logical operation means 5 for displaying the image information on the display means 200.例文帳に追加

表示手段２００を有するパチンコ機の画像表示装置１００に於て、当該表示手段２００に、画像情報を表示するに際し、画像処理手段３に論理演算手段５を付加したパチンコ機の画像表示装置１００が示されている。 - 特許庁

The ATC signal is prepared by an ATC signal generation unit 6 of a ground device 2 by using a track circuit identifier and an empty track circuit number to a track circuit with a preceding train present, and the logical operation when preparing the ATC signal is simplified.例文帳に追加

地上装置２のＡＴＣ信号生成部６で軌道回路識別子と先行列車が在線する軌道回路までの空き軌道回路数によりＡＴＣ信号を作成して、ＡＴＣ信号を作成するときの論理演算を簡略化する。 - 特許庁

A processing pixel extracting section 14 makes a decision whether a color image region exists in a specified region or not for the pixels in black image region based on the logical operation results of ternary 2 bits and extracts pixels in a region adjacent to the color image region.例文帳に追加

要処理画素抽出部１４は、３値２ビットの論理和演算結果から黒画像領域の画素について、所定範囲内にカラー画像領域が存在するか否かを判別してカラー画像領域との隣接領域の画素を抽出する。 - 特許庁

In order to make the pattern occupancy in the entire semiconductor chip 10 constant among the same products and among the same interconnection layers of the same product, a second dummy pattern is formed in a second region 12 in the semiconductor chip 10 which does not contribute to logical operation.例文帳に追加

半導体チップ１０全体でのパターン占有率が製品毎及び同一製品内の配線層毎で一定値になるように、半導体チップ１０内の論理演算に寄与しない第２領域１２に第２ダミーパターンを形成する。 - 特許庁

When a network interface part 17 receives data while a power source control part 15 individually controls the power source of each part, and performs the power saving control of a CPU 12, the CPU 12 performs a normal operation, and maintains logical connection in response to the data.例文帳に追加

電源制御部１５が各部の電源を個別的に制御し、ＣＰＵ１２を省電力制御している間に、ネットワークインタフェース部１７がデータを受信すると、ＣＰＵ１２が通常動作して、当該データに応答して論理接続を維持する。 - 特許庁

The actual operation of the deep submicron LSI circuit is properly reflected to enhance the resolution of the diagnosis; since a new diagnostic value is used and the generation probability of logical combination in probable failures is taken into consideration by the generation probability imparting part 9.例文帳に追加

発生確率付与部９により、新しい診断値を使用し、とりうる可能性のある故障の論理的組合せの発生確率を考慮するのでディープサブミクロンＬＳＩ回路の実動作がより良く反映され、診断の分解能の向上に役立つ。 - 特許庁

The semiconductor integrated circuit includes a first group of circuits 101 to produce clock signals and a second group of circuits 10 to execute a transfer of signals and a logical processing operation in conformity to the clock signals, and it is arranged so that the operating voltage sources 103, 104, 113, 114, 121, 122, 123, 124 for the two groups of circuits can be set individually.例文帳に追加

クロック信号を生成する第１の回路群（１０１）と、このクロック信号に従って信号の転送および論理処理動作を実行する第２の回路群（１０２）の動作電圧源（１０３，１０４，１１３，１１４，１２１，１２２，１２３，１２４）を個別に設定可能とする。 - 特許庁

In this semiconductor integrated circuit, the level shifter circuit of the multi-power source interface circuit is provided with an enable control function, namely, a logical operation function based on a control signal, and the level shifter circuit can be used also as a prebuffer.例文帳に追加

本発明に係る半導体集積回路は、マルチ電源インタフェース回路のレベルシフタ回路にイネーブル制御機能、即ち、制御信号に基づく論理演算機能を兼備させ、レベルシフタ回路をプリバッファとして兼用可能にしたものである。 - 特許庁

Local buffer amplifiers 11-1 to 11-3 with AND gate are provided in each control signal generating circuit 4a, 5a, 6a, logical product operation of a transmitted internal clock signal and each activation signal is performed, buffer-amplification is performed, and the signal is outputted.例文帳に追加

アンドゲート付きローカルバッファアンプ１１−１乃至１１−３は、各制御信号発生回路４ａ，５ａ，６ａ内に設けられ、伝送された内部クロック信号と各活性信号との論理積演算を行いかつ緩衝増幅して出力する。 - 特許庁

AND circuits A0, A1, A2, A3,..., An and an adder circuit 40 in the orthogonal code generator apply a logical arithmetic operation to sequence numbers and position numbers to generate an orthogonal code sequence without the need for storing the numbers to a memory in advance.例文帳に追加

直交符号生成装置は、系列番号と位置番号とを論理積回路Ａ_0，Ａ_1，Ａ_2，Ａ_3，・・・，Ａ_nおよび加算回路４０で論理演算することにより、メモリに予め格納することなく、直交符号系列を発生させることができる。 - 特許庁

The monitored data are processed by a logic device 2 for performing a prescribed logical operation, and a monitored result is notified to a central monitoring terminal 30 through a virtual private network (VPN) 20 which is a communication path between the central monitoring terminal 30 and the logic device 2.例文帳に追加

監視データは、所定の論理演算を行う論理デバイス２により処理され、監視結果は、中央監視端末３０と論理デバイス２との間の通信経路である仮想専用網（ＶＰＮ）２０を介した中央監視端末３０へ通知される。 - 特許庁

Based on the logical product data WDA, a decision is made step S116 that the write operation has ended and creat a rewrite date WDR to be rewritten at a designated address where write operation has not yet ended is generated at step S117 based on an identical logical product data WDA.例文帳に追加

シングルチップマイクロコンピュータ等に搭載されるフラッシュメモリ等において、ステップＳ１１３により指定アドレスから読み出されるリードデータＲＤと、指定アドレスに書き込むべきライトデータＷＤのビット反転データＷＤＩとの論理積データＷＤＡをステップＳ１１５により生成し、これをもとに、ステップＳ１１６による書き込み動作の終了判定を行うとともに、同一の論理積データＷＤＡをもとに、ステップＳ１１７による書き込み未終了の指定アドレスに再書き込みすべきリライトデータＷＤＲの生成を行う。 - 特許庁

This reconstruction control method for controlling a reconstruction operation of the stored data in a data storage device having a redundant storage area for processed data includes a process for reading a maximum value of a logical address accessed after initialization, and a process for executing the reconstruction process using the maximum value of the logical address as an upper limit when executing the reconstruction process of the stored data accompanying with replacement of a failure portion.例文帳に追加

処理データの冗長記憶領域を有するデータ記憶装置における記憶データの再構築動作を制御する再構築制御方法として、初期化後にアクセスされた論理アドレスの最大値を読み出す処理と、障害部位の交換に伴う記憶データの再構築処理の実行時、論理アドレスの最大値を上限として再構築処理を実行する処理とを有するものを提案する。 - 特許庁

The operation device selects an operation logical unit 13' for performing specified operation to data read from a memory, a register 27 for temporarily storing the data read from the memory, and a mixing circuit 29 capable of selecting either an arithmetic/logic unit or the register and of replacing one part of the data read from the memory with the selected arithmetic/logic unit or output data outputted from the register.例文帳に追加

演算装置は、メモリから読み出したデータに対して所定の演算を行う演算論理ユニット１３’と、メモリから読み出したデータを一時格納するレジスタ２７と、演算論理ユニットまたはレジスタを選択し、メモリから読み出したデータの一部を、選択した演算論理ユニットまたはレジスタから出力される出力データに置き換えることが可能な混合回路２９と、を有することを特徴とする。 - 特許庁

An OR operation section 35 operates a logical sum of the alarm issued from the linkdown protection section 31 and the alarm output from the failure determination section 34, an alarm notification section 32 notifies an alarm based on the alarm information as the result of OR operation, and a switch notification section 33 issues a notification to change from an active system to a standby system, based on the alarm information.例文帳に追加

論理和演算部３５は、リンクダウン保護部３１から発出される警報と、障害判定部３４から出力される警報の論理和を演算し、警報通知部３２は、該論理和演算結果の警報情報に基づいて警報を通知し、切替え通知部３３は、該警報情報に基づいて、運用系を待機系に切り替える通知を発する。 - 特許庁

A logical operation unit 301 executes an action designated by the instruction code in the ROM 311, by following the first or second emulation program while the program stored in the ROM 311 is used as the program of the microprocessor designated to a designating terminal.例文帳に追加

論理演算ユニット３０１は、ＲＯＭ３１１に格納されたプログラムを指定用端子に指定された方のマイクロプロセッサのプログラムとして、第１のエミュレーションプログラムまたは第２のエミュレーションプログラムに従って、ＲＯＭ３１１内の命令コードが指定する動作を実行する。 - 特許庁

To construct an integrated circuit capable of reconstructing logical function with a small number of elements and to provide a function reconstructable integrated circuit by which a high-speed operation is expectable and a method for constructing function.例文帳に追加

論理関数機能を再構成することが可能な集積回路を、少ない素子数によって構成し、しかも、高速動作を期待することができる関数機能再構成可能集積回路および関数機能構成方法を提供することを目的とするものである。 - 特許庁

To properly set the output operating states of line drivers, and to correctly and stably transmit the logical states of signals to be outputted to the circuit of the other party regardless of the fluctuation of manufacture or the fluctuation of environmental condition of an operation such as an element temperature.例文帳に追加

製造上のばらつきや、素子温度などの動作環境条件の変動などに拘わらず、ラインドライバの出力動作状態を適正に設定し、出力する信号の論理状態が正しく安定して相手方の回路に伝達されるようにする。 - 特許庁

The controller 1 is provided with a controlling part 11 for controlling operation of a whole of the controller 1 in general, a memory part 12 for memorizing the logical addresses of the lighting fixtures 2, and a transmission/reception part 13 for transmitting and receiving signals to/from each of the lighting fixtures through communication lines L.例文帳に追加

コントローラ１は、コントローラ１全体の動作を統括的に制御する制御部１１と、照明器具２の論理アドレスを記憶する記憶部１２と、通信線Ｌを介して各照明器具２との間で信号の授受を行う送受信部１３とを備える。 - 特許庁

The power transfer ECU 4 performs logical OR operation of the output signals from the two contacts SW1, SW2 at stopping the engine (a speed 0km) and outputs an engine start/stop signal when at least one of the SW1 and SW2 is the ON-signal.例文帳に追加

電源切換ＥＣＵ４は、エンジンの停止時（車速０ｋｍ）において、２つの接点ＳＷ１、ＳＷ２からの出力信号の論理和を行い、ＳＷ１とＳＷ２の少なくとも一方がオン信号の場合はエンジン始動停止信号を出力する。 - 特許庁

A plurality of types of attribute code groups are stored in the same database as a hierarchical structure, and the hierarchical structure is configured to specify one or more communication addresses by a logical arithmetic operation through the respective hierarchies of the attribute codes included in each hierarchy.例文帳に追加

同データベースには複数種類の属性コード群が階層構造として記憶されており、当該階層構造は階層毎に含まれる属性コードの各階層を通じた論理演算により１つ以上の通信アドレスを特定する構成となっている。 - 特許庁

In the apparatus, paper feeding unit selection signals received by a 2nd communication means 20 are reshuffled by a conversion means 21, processed by logical operation and paper feeding unit selection signal converted by the converting means 21 is fed to a lower paper feeding unit with a 3rd communication means 22.例文帳に追加

第２通信手段２０で受信した給紙ユニットセレクト信号を変換手段２１で入れ替えおよび論理演算処理し、変換手段２１により変換した給紙ユニットセレクト信号を第３通信手段２２で下段の給紙ユニットに送信する。 - 特許庁

In the input and output circuit, the high level of the logical signal to be outputted by the voltage limiting n channel type transistor 19 is reduced to the voltage of a second power source VDD2 so that a small amplitude operation can be attained while the power consumption of the second power source VDD2 can be reduced.例文帳に追加

入出力回路は、電圧制限ｎチャネル型トランジスタ１９が出力する論理信号のハイレベルを第２の電源ＶＤＤ２の電圧に抑えるので、第２の電源ＶＤＤ２の消費電力が少ない小振幅動作が行える。 - 特許庁

To provide an integrated circuit in which power consumption can be reduced in a non-operation mode of the integrated circuit while surely keeping data stored in a volatile memory element, in the integrated circuit provided with a volatile memory element and a logical interface circuit.例文帳に追加

本発明は、揮発性メモリ素子及び論理インターフェイス回路を備えた集積回路において、揮発性メモリ素子に記憶されたデータを確実に保持しつつ、集積回路の非活動モードにおける電力消費を低減できる集積回路を提供する。 - 特許庁

rewriting of data is performed without performing erasing operation for one logical address with simple circuit constitution, rewriting for the nonvolatile memory can be performed without increasing area of the device and without restricting the number of times of rewriting under specifications.例文帳に追加

これにより簡単な回路構成で１つの論理アドレスに対して消去動作を伴わずにデータの書き換えを可能でき、デバイスの面積を増大させること無く且つ、書き換え回数を仕様以下に制限すること無く、不揮発性メモリへの書き換えを行うことができる。 - 特許庁

To solve a problem that when logical operation processing is specified in a plotting instruction in a method for realizing color processing of each pixel by using attribute information or the like in each pixel as additional information in developing the plotting instruction on a bit map, the additional information cannot be accurately prepared.例文帳に追加

描画命令をビットマップ展開する際に、ピクセル毎の属性情報等を付加情報としてピクセル毎の色処理を実現する方法では、描画命令に論理演算処理が指定された場合には付加情報を正確に作成することができない。 - 特許庁

Internal read-out operation is started before timing of an external input clock of which the least significant bit A0 of address data is recognized for normal output timing of read-out data, and data on continued two or more logical addresses are read out simultaneously.例文帳に追加

読み出しデータの通常の出力タイミングに対して、内部読み出し動作を、少なくともアドレスデータの最下位ビットＡ０が認識される外部入力クロックのタイミングより前に開始させ、二つ以上の連続する論理アドレス上のデータを同時に読み出させる。 - 特許庁

To provide a database retrieval device and method enabling easy database operation by providing in advance data such as the rules of writing in columns, default values, data about the control of the right to access, and data about the settings of an automatic log-on function through the logical definition of the database, and using them.例文帳に追加

カラムの記入ルール，デフォルト値，アクセス権管理のデータ，自動ログオン機能の設定データなどのデータを、論理的なデータベースの定義により予め与えておき、それらを利用することにより、容易にデータベース操作を行えるデータベース検索装置およびデータベース検索方法を提供する。 - 特許庁

To enable a display state, such as the number of indication mark, arrangement, etc. to be set up freely by displaying a virtual display lamp which incorporates a function beyond a display lamp or its equivalent or more on a display screen and to enable the display screen of a logical operation output to be formed according to its display morphology.例文帳に追加

表示画面上に、表示灯と同等あるいはそれ以上の機能を持たせた仮想表示灯を表示させることにより、表示点数や配置などの表示形態を自由に設定でき、かつその表示形態に従って論理演算出力の表示画面を作成できるようにする。 - 特許庁

Furthermore, a wired OR circuit 103 generates a power source control signal 2 from the logical sum of the power source control signal 1 output from the system control part 200 and the specific operation signal 106 output from the mirroring control circuit 301, and outputs it to the power source unit 2.例文帳に追加

さらに、ワイヤードＯＲ回路１０３は、システム制御部２００から出力される電源制御信号１と、ミラーリング制御回路３０１から出力される特定動作中信号１０６の論理和から電源制御信号２を生成して電源ユニット２に出力する。 - 特許庁

An invalidating circuit for a subprinted board 12 applies another logical operation corresponding to the type of the subprinted board to the signal on the signal line 14 to forcibly change the signal on the signal line 14, and invalidates an enable signal of another printed board which can not coexist with the subprinted board.例文帳に追加

サブプリント板１２の無効化回路は、信号線１４上の信号に対してそのサブプリント板のタイプに対応するもう１つの論理演算を適用して信号線１４上の信号を強制的に変更して、そのサブプリント板と共存できない他のプリント板のイネーブル信号を無効にする。 - 特許庁

Since the pulse width is expanded by the pulse width expanding logic circuit 23 and also a signal with an expanded pulse width and a timing control signal for performing logical operation are constituted of plural signals of different frequencies, a variable control range of the a change-over timing of an analog switch can be extended.例文帳に追加

パルス幅拡張用論理回路２３でパルス幅を広げるとともに、パルス幅を広げた信号と論理演算を行うタイミング制御信号を周波数の異なる複数の信号で構成するため、アナログスイッチＳＷの切替タイミングの可変制御範囲を広げることができる。 - 特許庁

Comparison processing between the reception signal level and a threshold level is performed, the reception antenna changeover signal is updated by being synchronized with a timing signal by the result (inversion or holding) of a logical operation between a comparison signal and the reception antenna changeover signal and the state of the reception antenna changeover signal is held.例文帳に追加

受信信号レベルとしきい値レベルの比較処理を行い、比較信号と受信アンテナ切換信号との論理演算の結果（反転又は保持）により、タイミング信号に同期して、受信アンテナ切り換え信号を更新すると共に、受信アンテナ切り換え信号の状態を保持する。 - 特許庁

To provide a clock transmission circuit capable of performing transmission even when the upper limit of an operation frequency for a signal voltage conversion circuit is lower than the frequency of a clock desired to be transmitted in a clock transmission circuit transmitting a clock between two logical circuits operating with different signal voltages.例文帳に追加

異なる信号電圧で動作する２つの論理回路間でクロックを伝送するクロック伝送回路において、信号電圧変換回路の動作周波数の上限が伝送したいクロックの周波数より低い場合でも伝送可能なクロック伝送回路を提供する。 - 特許庁

Thereby, presence/absence and the amplitude of an optical signal outputted from the third core differ depending on the combination of the presence/absence of the optical signal inputted in the first core and the presence/absence of the optical signal inputted in the second core, and logical operation is performed by the output of the third core.例文帳に追加

これにより、第１のコアに入力する光信号の有無と第２のコアに入力する光信号の有無の組み合わせで、第３のコアから出力される光信号の有無および大きさが異なり、この第３のコアの出力から論理演算を行う。 - 特許庁

Logic circuits 14-1 to 14-7 perform a prescribed logical operation on the basis of the signals 102 to 106, and defines an output 108-n of a logic circuit 14-n as 1 and outputs of the other logic circuits as 0 if an error is included in the n-th bit (1 ≤ n ≤ 7) of the received code 100.例文帳に追加

論理回路１４−１〜１４−７は、信号１０２ 〜１０６ に基づいて所定の論理演算を行い、受信符号１００ のｎビット目（１≦ｎ≦７）に誤りが含まれる場合には論理回路１４−ｎの出力１０８−ｎ を１とし、その他の論理回路は出力を０とする。 - 特許庁

The interlocking device 700 has a verification means 50 for verifying the response characteristic of equipment at site to the interlocking logical computation control output, and is capable of detecting any failure of the equipment 2 at site and occurrence of any abnormal operation attributable to the secular change on the interlocking device side on a real time basis.例文帳に追加

本発明の連動装置７００は、連動論理演算制御出力に対する現場機器の応答特性を検証するための検証手段５０を備えているから、現場機器２の故障や経年変化に起因する動作異常の発生を連動装置側でリアルタイムに検知できる。 - 特許庁

The shift register 1510 and the logical operation part 1520 are operated with a first high potential-side voltage VGG1, while a level shift part 1530 is operated with a second high potential-side voltage VGG2, to convert the low voltage sampling signal S1' to Sn' into a high-voltage sampling signal S1 to Sn.例文帳に追加

Ｘシフトレジスタ１５１０および論理演算部１５２０は第１高電位側電圧VGG1によって動作する一方、レベルシフト部１５３０は第２高電位側電圧VGG2によって動作し、低電圧サンプリング信号Ｓ１'〜Ｓｎ'を高電圧サンプリング信号Ｓ１〜Ｓｎに変換する。 - 特許庁

The logical volume issuing the command from the host computer 100 is decided by using definition information (a disk information table, a copy pair information table, and a copy group information table) about the copy operation to be stored in storage control software 105 running on the host computer 100.例文帳に追加

ホスト計算機１００から制御コマンドを発行する論理ボリュームは、ホスト計算機１００上で動作するストレージ制御ソフトウェア１０５が保持するコピー操作に関する定義情報（ディスク情報テーブル、コピーペア情報テーブル、コピーグループ情報テーブル）を使用して決定する。 - 特許庁