「Metal gate」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

This device comprises a semiconductor substrate 100, a gate insulating film 120 formed from a high-dielectric substance on the semiconductor substrate 100, a barrier metal film 130 formed from an aluminum alloy on the gate insulation film 120, and a gate electrode layer 140 formed on the barrier metal film 130.例文帳に追加

半導体基板１００と、半導体基板１００上に高誘電性物質で形成されるゲート絶縁膜１２０と、ゲート絶縁膜１２０上にアルミニウム合金で形成されるバリア金属膜１３０と、バリア金属膜１３０上に形成されるゲート電極層１４０と、を含む。 - 特許庁

This is a semiconductor device having a gate insulating film formed on a semiconductor substrate, a conductive polysilicon film laminated on the gate insulating film in order from the semiconductor substrate's side, a first metal silicide film, a barrier film, and a polymetal gate electrode formed from a metal film.例文帳に追加

半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に半導体基板側から順に積層された導電性ポリシリコン膜、第１金属シリサイド膜、バリアー膜、及び金属膜から形成されるポリメタルゲート電極と、を備える半導体素子である。 - 特許庁

The second surface channel MOSFET is equipped with a second gate insulating film 116 formed on the semiconductor substrate 100, and a second gate electrode 118 formed of thigh- milting metal or metal compound provided on the second gate insulting film 116.例文帳に追加

第２の表面チャネル型ＭＯＳＦＥＴは、半導体基板１００上に形成された第２のゲート絶縁膜１１６と、第２のゲート絶縁膜１１６上に形成された、高融点金属又は高融点金属の化合物よりなる高融点金属膜１１７からなる第２のゲート電極１１８とを有している。 - 特許庁

Subsequently, the first cap film 1008 that did not diffuse into the high dielectric constant gate insulating film 1006 and remained on the high dielectric constant gate insulating film 1006 is removed, and a metal electrode 1010 is formed on the high dielectric constant gate insulating film 1006A with the first metal diffused.例文帳に追加

その後、高誘電体膜１００６に拡散せずに高誘電体膜１００６の上に残存した第１のキャップ膜１００８を除去して、第１の金属が拡散した高誘電率ゲート絶縁膜１００６Ａの上に金属電極１０１０を形成する。 - 特許庁

A metal film 76 on a gate made of Au is formed at the opening of the mask 78 by the lift-off method, a WSi film 71a is subjected to patterning with the metal film 76 on the gate as a mask, and a gate electrode 71 made of WSi is formed right above the p-type region 90.例文帳に追加

マスク７８の開口部に、リフトオフ法によりＡｕからなるゲート上金属膜７６を形成し、ゲート上金属膜７６をマスクとしてＷＳｉ膜７１ａをパターニングして、ｐ型領域９０の直上にＷＳｉからなるゲート電極７１を形成する。 - 特許庁

Although a metal silicide film 21 is formed on the upper surface of the control gate electrode CG, no metal silicide films are formed on the upper surface 9a of the memory gate electrode MG, and a sidewall insulating film 13c of silicon oxide is formed on the upper surface 9a of the memory gate electrode MG.例文帳に追加

制御ゲート電極ＣＧの上面には金属シリサイド膜２１が形成されているが、メモリゲート電極ＭＧの上面９ａには、金属シリサイド膜は形成されておらず、メモリゲート電極ＭＧの上面９ａ上に酸化シリコンの側壁絶縁膜１３ｃが形成されている。 - 特許庁

A gate insulating film, a polysilicon film, a high-melting-point metal film of tungsten or the like, and a gate cap insulating film are sequentially laminated on a semiconductor substrate, and the gate cap insulating film and the high-melting-point metal film are selectively removed by etching.例文帳に追加

半導体基板上に、ゲート絶縁膜、ポリシリコン膜、タングステンなどの高融点金属膜、ゲートキャップ絶縁膜を順次積層し、エッチングによりゲートキャップ絶縁膜および高融点金属膜を選択的に除去する。 - 特許庁

To eliminate a disadvantage that a support of desired shape cannot be formed due to an etching solution permeated through an interface between a low structure and upper structure of a gate electrode when forming a support for an insulating film to prevent the gate from overturning under the gate consisting of the low structure of high-melting-pint metal and the upper structure of low-resistance metal containing gold.例文帳に追加

高融点金属の下部構造と金を含む低抵抗金属上部構造とからなるゲートの庇下にゲートの転倒防止のための絶縁膜支持体を形成する際に、ゲートの下部構造と上部構造の界面部分からエッチング液がしみ込み、所望形状の支持体が形成できない。 - 特許庁

This semiconductor device is provided with a silicon layer 3, a gate insulating film 7 formed on the silicon layer 3, a metal-boride layer 8 formed on the gate insulating film 7, and a gate electrode 9 formed on the metal-boride layer 8 and containing at least silicon.例文帳に追加

シリコン層３と、シリコン層３上に形成されたゲート絶縁膜７と、ゲート絶縁膜７上に形成された金属ボロン化合物層８と、金属ボロン化合物層８上に形成された少なくともシリコンを含むゲート電極９とを具備する半導体装置。 - 特許庁

The semiconductor device 1 further includes: a polysilicon gate 10 embedded in the gate trench 7 so that the entire part is positioned under a surface of the source region 4; and gate metal 14, 22 and 162 which are embedded in a gate contact groove 21 formed in the polysilicon gate 10 so as to reach the depth of the channel region 5, and which are in contact with the polysilicon gate 10.例文帳に追加

半導体装置１は、さらに、ソース領域４の表面以下に全部が位置するようにゲートトレンチ７内に埋め込まれたポリシリコンゲート１０と、チャネル領域５の深さに達するようにポリシリコンゲート１０に形成されたゲートコンタクト溝２１内に埋め込まれ、ポリシリコンゲート１０に接するゲートメタル１４，２２，１６２とを含む。 - 特許庁

The gate electrode comprises a first metal while the metal oxide layer comprises a second metal where gibbs standard free energy is reduced more than the first metal at the formation of oxide.例文帳に追加

前記ゲート電極は第１の金属から構成され、前記金属酸化物層は、前記第１の金属よりも酸化物形成時のギブス標準自由エネルギーの低下量の大きい第２の金属を含むことを特徴とする。 - 特許庁

To obtain a metal fitting capable of preventing the leakage of water more surely, a metal fitting structure constituted by containing the metal fitting and a flexible-membrane derricking gate installed to a structure to be fitted by the metal fitting structure.例文帳に追加

水漏れをより確実に防止可能な取り付け金具と、この取り付け金具を含んで構成された取り付け金具構造体、及びこの取り付け金具構造体によって被取り付け構造物に取り付けられた可撓性膜起伏ゲートを得る。 - 特許庁

Next, a metal for adjustment contained in the metal compound film for adjustment is introduced into the gate insulating film forming film through a heat treatment using the metal mask and the dummy metal mask as introduction prevention masks.例文帳に追加

次に、金属マスク及びダミー金属マスクを導入防止マスクとして、熱処理によりゲート絶縁膜形成膜に調整用金属化合物膜中の調整用金属を導入する。 - 特許庁

The integration method of the present invention can also be used to form multiple phases of metal silicide gates by varying the metal deposition thickness thus having differing amounts of metal present during metal gate formation.例文帳に追加

本発明の集積化方法は金属の堆積厚さを変え金属ゲートを形成する間に存在する金属の量を変化させることにより、複数の相の金属シリサイド・ゲートを形成するのに使用することもできる。 - 特許庁

The control gate electrode 14 and the floating gate electrode 15 of the storage circuit part 1 are not silicided, and the control gate electrode 14 and the floating gate electrode 15 do not cause a short circuit by the metal silicide film 24.例文帳に追加

記憶回路部１のコントロールゲート電極１４とフローティングゲート電極１５はシリサイド化されておらず、コントロールゲート電極１４及びフローティングゲート電極１５同士が金属シリサイド膜２４による短絡を生じない。 - 特許庁

A gate block 5, in which a gate 16 for injecting the molten resin is formed, is moved to the movable metal mold after seal ring molding and before opening of the mold, and a gate g of the seal ring after molding is sheared along the inner peripheral surface of the seal ring by an edge 16a of an injecting gate 16.例文帳に追加

溶融樹脂の注入用ゲート１６が形成されたゲートブロック５を、シールリング成形後、型開き前に可動金型に対して移動させて、注入用ゲート１６のエッジ１６ａにより成形後のシールリングのゲートｇをシールリングの内周面に沿って剪断する。 - 特許庁

On the semiconductor substrate 1 between N^+ layers 2, a gate insulating film 3, a floating gate electrode film 4, an interlayer gate insulating film 5, a control gate electrode film 6, and a metal silicide film 7 are laminated so as to overlap the N^+ layers 2.例文帳に追加

Ｎ^＋層２の間の半導体基板１上には、Ｎ^＋層２とオーバーラップするようにゲート絶縁膜３、フローティングゲート電極膜４、層間ゲート絶縁膜５、コントロールゲート電極膜６、及び金属シリサイド膜７が積層形成される。 - 特許庁

To obtain a structure that reduces variations in characteristics of a MIS transistor having a thin gate insulating film for a semiconductor device which has a plurality of different gate insulating film thicknesses and also has a high-dielectric-constant gate insulating film and a metal gate.例文帳に追加

膜厚の異なる複数のゲート絶縁膜厚を有し、かつ、高誘電率ゲート絶縁膜及びメタルゲートを有する半導体装置において、薄膜のゲート絶縁膜を有するＭＩＳ型トランジスタの特性バラツキが低減される構造を実現する。 - 特許庁

Thus, compared to the case that the surface of the gate diffusion layer 24 and the metal layer as the gate electrode 25 are simply in contact, the contact resistance of the gate diffusion layer 24 and the gate electrode 25 is low and the high-speed operation is realized.例文帳に追加

このため、ゲート拡散層２４の表面とゲート電極２５としての金属層とが単に接触しているだけの場合に比べて、ゲート拡散層２４とゲート電極２５との接触抵抗が低く、高速な動作を実現することができる。 - 特許庁

In addition to the top surface of the gate electrode 105, metal silicides 110 are formed on the side surfaces of the gate electrode 105 so as to be able to form the highly reliable gate electrode 105, even though the width of the gate electrode 105 is not increased to a desired largeness.例文帳に追加

ゲート電極１０５の上面に加え、ゲート電極１０５の側面に対しても金属シリサイド１１０を形成することで、ゲート電極１０５を所望の太さの幅に拡大しなくても、信頼性の高いゲート電極１０５を形成することができる。 - 特許庁

Then an n^--type gate silicon area 110 and an n^+-gate silicon area 111 are formed by injecting ions of n-type impurities into a part where a metal film 108 of the n-type gate silicon layer 105 and p-type gate silicon layer 107 is removed ((f) in Fig.).例文帳に追加

Ｎ型ゲートシリコン層１０５及びＰ型ゲートシリコン層１０７の金属膜１０８が除去された部分に、Ｎ型不純物をイオン注入して、Ｎ^-型ゲートシリコン領域１１０及びＮ^+型ゲートシリコン領域１１１を形成する（図２（ｆ））。 - 特許庁

On a high dielectric constant gate insulation film 5, a first gate electrode layer 6 containing a metal having a work function capable of controlling the threshold voltage of a transistor is deposited, and a second gate electrode layer 7, composed of a material being machined easily in the vertical direction by dry etching, is deposited on the first gate electrode layer 6.例文帳に追加

高誘電率ゲート絶縁膜５上に、トランジスタの閾値電圧を制御できる仕事関数を有する、金属を含む第１ゲート電極層６を堆積し、第１ゲート電極層６上にドライエッチングで垂直に加工し易い材料からなる第２ゲート電極層７を堆積する。 - 特許庁

A gate electrode 21 is formed on the logic circuit part through a gate insulation film 20, a source drain area 23 is formed on the area of sideward of the gate electrode 21 of the semiconductor board 11, and each exposure part of the gate electrode 21 and the source drain area 23 is covered by a metal silicide film 24.例文帳に追加

論理回路部２には、ゲート絶縁膜２０を介したゲート電極２１と、半導体基板１１のゲート電極２１の側方の領域にソースドレイン領域２３が形成され、ゲート電極２１及びソースドレイン領域２３の各露出部分は金属シリサイド膜２４により覆われている。 - 特許庁

The first gate stack is disposed on a first device region (e.g., n-FET device region) in a semiconductor board, and at least includes a gate dielectric layer 14, a metal gate conductor 16, and a silicon-containing gate conductor 18 that are laminated in increasing order.例文帳に追加

第１のゲート・スタックは、半導体基板内の第１のデバイス領域（例えば、ｎ−ＦＥＴデバイス領域のような）の上に配置され、少なくとも、下から上に、ゲート誘電体層、金属ゲート導体及びシリコン含有ゲート導体を含む。 - 特許庁

Specifically, and in broad terms, the present invention provides a semiconductor structure comprising a silicided metal gate of a first silicide metal having a first thickness, and abutting silicided source and drain regions of a second metal having a second thickness which is less than the first thickness and the silicided source and drain regions are aligned to edges of a gate region including at least the silicided metal gate.例文帳に追加

詳しくは、広義に、第一の厚さを有する第一のシリサイド金属のシリサイド化金属ゲートと、隣接する第二の厚さを有する第二の金属のシリサイド化ソース領域およびドレイン領域とを含み、第二の厚さは第一の厚さより薄く、シリサイド化ソース領域およびドレイン領域は少なくともシリサイド化金属ゲートを含むゲート領域の端に位置合わせした半導体構造物を提供する。 - 特許庁

The gate type metal detector for receiving with a receiving coil an alternating current electromagnetic field generated in a gate path by a transmitting coil to detect metal on the basis of a change in an induced voltage is provided at a room entrance, and a recording medium managed in the room is provided integrally with a metal body so that the gate type metal detector can detect the recording medium.例文帳に追加

発信コイルによりゲート通路内に発生させた交流電磁界を受信コイルで受け、誘起される電圧の変化に基づいて金属を探知するゲート式金属探知器を部屋の出入口に設け、かつ、前記部屋内で管理される記録媒体に金属体を一体的に設けて、ゲート式金属探知器で記録媒体を検知できるようにする。 - 特許庁

In the CMOS semiconductor element where a gate electrode of two-layer structure consisting of a lower layer metal layer and an upper layer metal layer of different nitrogen content is formed in the NMOS region and the PMOS region on a semiconductor substrate through a gate insulating film, the lower layer metal layer is made shorter than the upper layer metal layer in the gate length direction.例文帳に追加

半導体基板上のＮＭＯＳ領域とＰＭＯＳ領域にゲート絶縁膜を介してそれぞれ窒素含有量の異なる下層金属層とその上に積層された上層金属層から成る２層構成のゲート電極が形成されたＣＭＯＳ半導体素子であって、前記下層金属層を前記上層金属層よりゲート長方向の長さを短くする。 - 特許庁

The second MIS transistor includes a second gate insulating film 13b formed on a second active area 12b, a first metal film 14b formed on the second gate insulating film, a second metal film 15b formed on the first metal film 14b and a second gate electrode 24B containing a second silicon film 17b formed on the second metal film 15b.例文帳に追加

第２のＭＩＳトランジスタは、第２の活性領域１２ｂ上に形成された第２のゲート絶縁膜１３ｂと、第２のゲート絶縁膜上に形成された第１の金属膜１４ｂ、第１の金属膜１４ｂ上に形成された第２の金属膜１５ｂ、及び、第２の金属膜１５ｂの上に形成された第２のシリコン膜１７ｂを含む第２のゲート電極２４Ｂとを備えている。 - 特許庁

The process for fabricating a semiconductor device comprises a step for forming an insulating film becoming a gate insulating film on a semiconductor substrate, and a step for forming a metal film becoming a metal gate electrode on the insulating film wherein the metal film is formed by sputtering a metal target composed of the same metal as that of the metal film in an atmosphere containing carbon elements.例文帳に追加

半導体基板上にゲート絶縁膜となる絶縁膜を形成する工程と、絶縁膜上に金属ゲート電極となる金属膜を形成する工程とを備え、金属膜は、炭素元素を含有した雰囲気中で金属膜と同じ金属からなる金属ターゲットをスパッタすることにより形成する。 - 特許庁

The array substrate has a substrate which has a display area and a peripheral area formed around the display area and a switching element which has a gate electrode, a source electrode, and a drain electrode, the gate electrode having a first metal film, a second metal film laminated on the first metal film, and a third metal film formed on the second metal film by nitriding the second metal film.例文帳に追加

表示領域及び該表示領域の周辺に形成される周辺領域を有する基板と、前記表示領域に形成され、ゲート電極、ソース電極、及びドレイン電極を有し、前記ゲート電極は、第１金属膜と、該第１金属膜上に積層される第２金属膜と、該第２金属膜の窒化処理を通じて前記第２金属膜上に形成される第３金属膜とを有するスイッチング素子とを有する。 - 特許庁

Then, a second metal film 104 containing silicon or germanium is formed on the gate insulating film 102 and the first metal film 103 at the nMIS formation region, and the first and second metal films 103, 104 are machined to form gate electrodes Gn, Gp each.例文帳に追加

次に、ｎＭＩＳ形成領域のゲート絶縁膜１０２および第一の金属膜１０３上にシリコンまたはゲルマニウムを含む第二の金属膜１０４を形成し、第一および第二の金属膜１０３、１０４を加工してゲート電極Ｇｎ、Ｇｐをそれぞれ形成する。 - 特許庁

By passing the molten metal M through the back pressure chamber 6 and the back pressure releasing chamber 7 at the position immediately before the gate part 4, the linear motion energy by the inertia of the molten metal M itself is lost, and the molten metal M is uniformly injected from the gate part 4 to the product shape part 3.例文帳に追加

ゲート部５の直前位置にて溶湯Ｍを背圧室６や背圧開放室７を通過させることにより、溶湯Ｍ自体の慣性による直進エネルギーを消失させて、ゲート部４から製品形状部３に対して均等に溶湯Ｍを噴出させる。 - 特許庁

Since the gate electrodes formed in the regions of the dual gate structure are composed of the same metal substance, damages to the metal oxide films which may occur during the removing process can be prevented because there is no need to remove a part of the metal substance.例文帳に追加

前記デュアルゲート構造物は各領域に形成されるゲート電極が同一の金属物質からなるので前記金属物質の一部を除去しなくてもよいので前記除去工程の際発生する金属酸化膜の損傷を防止することができる。 - 特許庁

A down gate 1 in round horizontal section feeds a metal in a molten or semi-molten state (molten metal), a runner 2 caries the molten metal in two directions and a cavity 4 shaped into a thin section product is connected to the runner 2 via a gate 3.例文帳に追加

溶融状態または半溶融状態の金属（湯）を供給する断面が円形の湯口１から湯を搬送するランナー２が両方向に延び、そのランナー２にゲート３を介して薄膜の製品形状を形どったキャビティ４が設けられている。 - 特許庁

The insulating film 17 functions as a gate insulating film, and has an insulating film 17a which is composed of a silicon oxide or a silicon oxynitride, and a metal-element containing layer 17b formed between the selection gate electrode SG and the insulating film 17a and composed of a metal oxide or a metal silicate.例文帳に追加

絶縁膜１７は、ゲート絶縁膜として機能し、酸化シリコンまたは酸窒化シリコンからなる絶縁膜１７ａと、選択ゲート電極ＳＧと絶縁膜１７ａとの間に形成された金属酸化物または金属シリケートからなる金属元素含有層１７ｂとを有している。 - 特許庁

A heat treatment follows, wherein the first metal film 117 formed on the p-channel MISFET gate electrode is brought into a solid-phase reaction with the first metal silicide film 115 positioned thereunder for the conversion of the p-channel MISFET gate electrode into a second metal silicide film 119.例文帳に追加

続いて熱処理を行うと、ＰチャネルＭＩＳＦＥＴのゲート電極上に形成された第１の金属膜１１７がその下の第１の金属シリサイド膜１１５と固相反応を起し、ＰチャネルＭＩＳＦＥＴのゲート電極は第２の金属シリサイド膜１１９に変換される。 - 特許庁

A semiconductor device includes a gate insulation film 20 formed on a semiconductor substrate 10, a cap film 22 formed on the gate insulation film, a silicon oxide film 23 formed on the cap film, a metal gate electrode 24 formed on the silicon oxide film, and source/drain diffusion layers 48 formed in the semiconductor substrate beside both sides of the metal gate electrode.例文帳に追加

半導体基板１０上に形成されたゲート絶縁膜２０と、ゲート絶縁膜上に形成されたキャップ膜２２と、キャップ膜上に形成されたシリコン酸化膜２３と、シリコン酸化膜上に形成された金属ゲート電極２４と、金属ゲート電極の両側の半導体基板内に形成されたソース／ドレイン拡散層４８とを有している。 - 特許庁

This electronic grade silk solution is made to coat a gate electrode or a capacitor electrode formed on a substrate to be dried as an insulator of a gate insulating layer of an organic thin-film transistor (OTFT) or a metal-insulator-metal (MIM) capacitor to provide a gate insulating layer or a capacitor insulator made of silk protein on the gate electrode or the capacitor electrode.例文帳に追加

有機薄膜トランジスタ（ＯＴＦＴ）のゲート絶縁層、あるいは金属−絶縁体−金属（ＭＩＭ）キャパシタの絶縁体として、電子グレード・シルク溶液を基板上に形成されたゲート電極上、あるいはキャパシタ電極上にコートし乾燥させ、ゲート電極上あるいはキャパシタ電極上にシルクプロテインで作られたゲート絶縁層あるいはキャパシタ絶縁体を得る。 - 特許庁

The semiconductor device comprises a semiconductor substrate 1, a memory cell region and a peripheral circuit region provided on the semiconductor substrate 1, a gate electrode having a gate insulator 7 and a conductive layer 10 with a metal silicide upper portion on the memory cell region, and a gate electrode having the gate insulator 7 and the conductive layer 10 with a metal silicide upper portion on the peripheral circuit region.例文帳に追加

半導体基板１と、半導体基板１上に設けられたメモリセル領域および周辺回路領域と、メモリセル領域上にゲート絶縁膜７と上部が金属シリサイド化された導電層１０とを有するゲート電極と、周辺回路領域上にゲート絶縁膜７と上部が金属シリサイド化された導電層１０とを有するゲート電極とを備える。 - 特許庁

The transistor substrate for a liquid crystal display device is provided with an active layer 4 comprised of a polycrystalline silicone film formed on a substrate 2, a gate insulation film 6 formed on the active layer 4, a metal layer 8 composing the gate electrode formed on the gate insulation film 6, and an insulation film 10 formed on the metal layer 8 and preventing damage of the gate electrode.例文帳に追加

液晶表示装置用トランジスタ基板は、基板２上に形成されている多結晶シリコン膜でなるアクティブ層４と、アクティブ層４上に形成されるゲート絶縁膜６と、ゲート絶縁膜６上に形成されるゲート電極を構成する金属層８と、金属層８上に形成され、ゲート電極の損傷を防止する絶縁膜１０とを備えている。 - 特許庁

The semiconductor device comprises the gate electrodes of adjacent transistors which are formed on the silicon semiconductor substrate 1; an embedded metal layer 7 which is embedded between the transistors, with one end of each of the gate electrodes 9 and 10 so arranged as to overlap the end face of the metal layer via a gate insulation film 8; and LDD regions 16 and 17 formed on the other end side of each gate electrode.例文帳に追加

シリコン半導体基板１上に形成された隣り合うトランジスタのゲート電極と、トランジスタ間に金属層を埋め込んでなり、各ゲート電極９，１０の端部がゲート絶縁膜８を介して金属層の端面に重なるように配置された埋め込み金属層７と、各ゲート電極の他端部側に形成されたＬＤＤ領域１６，１７とを備える。 - 特許庁

The method for manufacturing the semiconductor device comprises the step of forming the gate insulating film on a silicon substrate, the step of forming a gate electrode made of a laminated structure of a polysilicon or a metal film or a silicon film and a metal film on the gate insulating film, and the step of forming an insulating film substantially not containing an Si-H bond on the gate electrode.例文帳に追加

シリコン基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にポリシリコンあるいは金属膜もしくはシリコン膜と金属膜の積層構造からなるゲート電極を形成する工程と、前記ゲート電極上にＳｉ−Ｈ結合を実質的に含まない絶縁膜を形成する工程と、を具備する半導体装置の製造方法とする。 - 特許庁

The transistor substrate for a liquid crystal display has an active layer 4, consisting of a polycrystalline silicon film formed on a substrate 2, a gate insulating film 6 formed on the active layer 4, a metal layer 8 constituting a gate electrode and formed on the gate insulating film 6, and an insulating film 10 formed on the metal layer 8 and preventing the gate electrode from being damaged.例文帳に追加

液晶表示装置用トランジスタ基板は、基板２上に形成されている多結晶シリコン膜でなるアクティブ層４と、アクティブ層４上に形成されるゲート絶縁膜６と、ゲート絶縁膜６上に形成されるゲート電極を構成する金属層８と、金属層８上に形成され、ゲート電極の損傷を防止する絶縁膜１０とを備えている。 - 特許庁

A more detailed description is that each capacitor described above comprises a vertical capacitor which has an upper metal plate vertically above a lower metal plate, and each metal gate of the transistor and the upper metal plate of each capacitor have the same metal level in the integrated circuit structure.例文帳に追加

より詳細には、各コンデンサは、下側金属プレートの垂直方向上方に上側金属プレートを有する垂直コンデンサを含み、トランジスタの各金属ゲートとコンデンサの各上側金属プレートとが、集積回路構造内で同じ金属レベルを含む。 - 特許庁

As a metal thin film acting as the gate electrode 1, etc., or a metal thin film acting as the source electrode 7, the drain electrode 6, etc., the metal thin film which has a layer 1a, consisting of a metal, and a layer 1b in which the nitrogen atom is added to the metal, is used.例文帳に追加

ゲート電極１などとなる金属薄膜またはソース電極７およびドレイン電極６などとなる金属薄膜として、金属からなる層１ａと金属に窒素原子を添加した層１ｂを有する金属薄膜を用いる。 - 特許庁