「Metal gate」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

In the field-effect silicon-carbide semiconductor device provided with a metal/semiconductor contact formed on one major surface of the silicon carbide substrate 1, contact electrodes contacted with at least one of a gate contact 16 and a source contact 14 or a drain contact 15 are made of an identical material (e.g., Ti, Mo or Ni), and are formed concurrently in the same step.例文帳に追加

炭化珪素基板１の一主面に形成した金属−半導体接触を具有する電界効果型の炭化珪素半導体装置であって、ゲート接触１６と、ソース接触１４またはドレイン接触１５の少なくとも一方の接触の接触電極が同一材料（例えばＴｉ、Ｍｏ、Ｎｉ）であり、かつ同一工程で並行して形成された接触電極である炭化珪素半導体装置。 - 特許庁

With respect to the constitution of the semiconductor device in a semiconductor substrate wherein a source, a drain and a gate are so provided as to constitute the field effect transistor, a metal wiring connected with either one of the source, and the drain is so disposed in the form of a plane as to provide a heat radiating surface.例文帳に追加

半導体基板に、ソースと、ドレインと、ゲートとを設けて構成した電界効果トランジスタの半導体基板には、ソースまたはドレインのいずれか一方に接続した金属配線を平面状に配置して放熱面を設けるとともにビアホールを設け、金属配線と接続されていないドレインまたはソースと、半導体基板の他面に設けた電極とをビアホールを経て接続する構成とする。 - 特許庁

To provide a MOS semiconductor device which is enhanced in withstand voltage and a method of manufacturing the same, in which a process through which an LDD(Lightly Doped Drain) side spacer is formed can be dispensed with, and high-melting metal material other than polysilicon can be used as a gate electrode material.例文帳に追加

耐圧性能の向上したＭＯＳ型半導体装置およびその製造方法を提供すること、ＬＤＤ（低濃度ドープドレイン）用サイドスペーサーを作成する工程を省略できる製造方法、及び、ゲート電極材料としてポリシリコン以外の高融点金属材料が使用可能な製造方法を提供する。 - 特許庁

First microphotoetching (MPE) is carried out for a first metal layer formed on a transparent insulation substrate to form a ridge-shaped block having a gate electrode structure and first and second slanting surface sides, a first insulation layer is formed, and their surfaces are covered; and a pattern of a semiconductor layer is formed on the surface of the first insulation layer to obtain a channel area of a thin film transistor.例文帳に追加

透明絶縁基板に形成した第1金属層に対して第1マイクロフォトエッチング(MPE)を行ない、ゲート電極構造及び第1傾斜面側辺と第2傾斜面側辺を有する尾根状ブロックとを形成し、第1絶縁層を形成してこれらの表面を被覆し、該第1絶縁層の表面に半導体層のパターンを形成して薄膜トランジスタのチャネルエリアとする。 - 特許庁

To provide a shutter mechanism of a raw material charging chute of an electric furnace for adjusting and stopping the supply of a raw material by disposing a slide-type gate plate shaking and striking a grate section of the raw material charging chute, in an arc resistance type electric furnace for preparing molten metal by melting and reducing oxidized ore by carbon.例文帳に追加

本発明は、酸化鉱石をカーボンにより溶融還元して溶融金属を得ることができるアーク抵抗式電気炉において、原料投入シュートのロストル部に震動打撃を行うスライド式ゲート板を設けることにより原料の供給調整停止することができる電気炉の原料投入シュートのシャッター機構を提供する。 - 特許庁

A semiconductor memory device includes an insulating film of high dielectric constant has first and second impurity regions formed on a semiconductor substrate, an insulating film, formed in contact with the first and the second impurity regions on the semiconductor substrate from among at least one among Hf silicate, Zr silicate, Y silicate or lanthanum-based metal silicate, and a gate electrode layer formed on the insulating film.例文帳に追加

半導体基板にそれぞれ形成された第１及び第２不純物領域と、半導体基板上に第１及び第２不純物領域とそれぞれ接して形成され、Ｈｆシリケート、Ｚｒシリケート、Ｙシリケートまたはランタン系金属シリケートのうち少なくとも何れか一つの物質を含む絶縁膜と、絶縁膜上に形成されたゲート電極層と、を含む高誘電率の絶縁膜を含む半導体メモリ素子。 - 特許庁

A contact hole 29 which exposes a source region 27 is formed in an interlayer insulating film 28 covering a gate electrode 25 and a source region 27 on an n^+ type semiconductor substrate 21 wherein a plurality of longitudinal MOSFETs 210 are formed, and the contact hole 29 is filled with a conductor plug 31 via a barrier metal film 30.例文帳に追加

複数の縦型ＭＯＳＦＥＴ２１０が形成されたｎ^＋型半導体基板２１上のゲート電極２５およびソース領域２７を覆う層間絶縁膜２８にソース領域２７を露出するコンタクト孔２９が形成され、コンタクト孔２９の内部にバリアメタル膜３０を介して導電体プラグ３１が充填されている。 - 特許庁

The field effect transistor includes a semiconductor structure including a first semiconductor layer 6 and a second semiconductor layer 4 in heterojunction with the first semiconductor layer 6, a source electrode 8, a drain electrode 10, a gate electrode 9, each formed on the first semiconductor layer 6, and a protective film 11 including at least a metal-doped fullerene formed on the first semiconductor layer 6.例文帳に追加

本発明にかかる電界効果トランジスタは、第１の半導体層６と当該第１の半導体層６とヘテロ接合した第２の半導体層４とを含む半導体構造と、第１の半導体層６上に形成されたソース電極８、ドレイン電極１０、及びゲート電極９と、第１の半導体層６上に形成された金属内包フラーレンを少なくとも含む保護膜１１と、を有する。 - 特許庁

The composition can provide a film which is combined with a metal nanowire or a carbon nanotube to use in a drain, a source, or a gate electrode in a thin layer unipolar field effect transistor, thereby to give a buffering layer which is useful in an organic electronic device including an electroluminescence device such as an organic light emitting diode (OLED) display.例文帳に追加

発明組成物からのフィルムは、薄膜電界効果トランジスタでのドレイン、ソース、またはゲート電極のような用途において金属ナノワイヤまたはカーボンナノチューブと組み合わせて例えば、有機発光ダイオード（ＯＬＥＤ）ディスプレイのような、エレクトロルミネセンスデバイスをはじめとする、有機電子デバイスでの緩衝層として有用である。 - 特許庁

The method of manufacturing the semiconductor device comprises the step of conducting the ion implantation from the slanting direction permitting the ion to cross the grain boundary 3A of the columnar crystal structure, on the occasion of conducting ion implantation to form the source region and drain region, using the gate electrode 3 formed of a metal film of the columnar crystal structure as a mask.例文帳に追加

柱状結晶構造をもつメタル膜からなるゲート電極３をマスクとしてソース領域及びドレイン領域形成の為のイオン注入を行う際、前記柱状結晶構造のグレイン境界３Ａをイオンが横切るように斜め方向からイオン注入を行う工程が含まれてなることを特徴とする。 - 特許庁

Additionally, the nonvolatile semiconductor memory device employs, for the charge storage layer of the memory cell transistor, a silicon oxide film 17, a silicon nitride film 18, the laminate structure 19 of a silicon oxide film, or an insulating layer involving a nanocrystal of silicon, metal, and other conductive substances, instead of such a floating gate as in prior art.例文帳に追加

さらに，本発明の不揮発性半導体記憶装置においては，メモリセルトランジスタの電荷蓄積層には，従来のような浮遊ゲートの替わりに，酸化珪素膜，窒化珪素膜，酸化珪素膜の積層構造，又はシリコン，金属その他の導電性物質のナノ結晶を含有する絶縁層を用いている。 - 特許庁

The liquid crystal display includes contact hole parts on a gate line driving circuit and includes the light-shielding layer formed with a metal material on the color filter substrate, wherein an insulating film is formed to cover the light-shielding layer of the color filter substrate in an area facing the contact hole parts on the array substrate.例文帳に追加

ゲート線駆動回路にコンタクトホール部を有し、カラーフィルタ基板に金属材料により形成された遮光層を有する液晶表示装置において、アレイ基板上のコンタクトホール部に対向する領域において、カラーフィルタ基板の遮光層を覆って絶縁膜を形成することを特徴とする。 - 特許庁

The nonvolatile semiconductor memory element comprises a tunnel insulating film formed on a semiconductor substrate, an electric charge trap layer which is formed on the tunnel insulating film and includes a dielectric film of which a transition metal is doped, a blocking insulating film formed on the electric charge trap layer, and a gate electrode formed on the blocking insulating film.例文帳に追加

半導体基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成され、遷移金属がドーピングされた誘電膜を含む電荷トラップ層と、電荷トラップ層上に形成されたブロッキング絶縁膜と、ブロッキング絶縁膜上に形成されたゲート電極と、を備えることを特徴とする不揮発性半導体メモリ素子である。 - 特許庁

A controller in the injection apparatus measures a filling and pressure rising completion time Tc from a time point F at which gate resistance is generated to a time point M at which the molten metal pressure reaches a prescribed set pressure Pt, and thereafter based on the measurement result, the movement of an injection cylinder is controlled so that the filling and pressure rising completion time Tc becomes a targeted value.例文帳に追加

射出装置の制御装置は、ゲート抵抗が生じる時点Ｆから溶湯の圧力が所定の設定圧力Ｐｔに到達する時点Ｍまでの充填昇圧完了時間Ｔ_Ｃを計測し、その計測結果に基づいて、以降において充填昇圧完了時間Ｔ_Ｃが目標値になるように射出シリンダの動作を制御する。 - 特許庁

The high dielectric constant gate insulating film 3 has a first region 3a sectioned from the source layer 6 side end to the upper part of the channel region 2 while spaced apart from the semiconductor substrate 1, and a second region 3b other than the first region 3a wherein the atomic density of metal element in the first region 3a is higher than that in the second region 3b.例文帳に追加

この高誘電率ゲート絶縁膜３は、半導体基板１から離隔しつつソース層６側の端からチャネル領域２上方まで区画された第１領域３ａとこの第１領域３ａ以外の第２領域３ｂとを有し、第１領域３ａ内の金属元素の原子濃度が、第２領域３ｂ内の金属元素の原子濃度よりも高い。 - 特許庁

After La(O) film 11 as a cap film and a W film 12 of a metal electrode are formed on a silicon film 7 on an NMOS region and on a SiN film 9 on a PMOS region; and then heat treated to diffuse La elements of the La(O) film 11 into high-dielectric gate insulating film in NMOS region.例文帳に追加

そしてＮＭＯＳ領域上のシリコン膜７及びＰＭＯＳ領域上のＳｉＮ膜９上にキャップ膜としてのＬａ（Ｏ）膜１１及びメタル電極のＷ膜１２を形成した後、加熱処理して、Ｌａ（Ｏ）膜１１のＬａ元素をＮＭＯＳ領域の高誘電率ゲート絶縁膜に拡散させる。 - 特許庁

A gate electrode 7P of the PMOS transistor consists of a lower layer film comprising an a-Si film 71 and a SiGe film 72, an upper layer film comprising a polysilicon film 73, a barrier film (SiO) 74 and a cap silicon film (a-Si) 75 thereover, and a metal silicide layer 12 formed on the surface of the cap silicon film 75.例文帳に追加

ＰＭＯＳトランジスタのゲート電極７Ｐはａ−Ｓｉ膜７１及びＳｉＧｅ膜７２からなる下層膜と、その上のポリシリコン膜７３、バリア膜（ＳｉＯ）７４、キャップシリコン膜（ａ−Ｓｉ）７５からなる上層膜と、キャップシリコン膜７５の表面に形成された金属シリサイド層１２とを備えている。 - 特許庁

To provide a hemming metal mold achieving continuous hemming of car parts such as a door panel, an engine hood, a trunk lid and an end gate of a pickup truck, having different shape of some parts with high production efficiency by making a part of the metallic mold movable and freely changing the assembly of the metallic mold without changing the entire metallic mold.例文帳に追加

一部分の形状が異なるドアパネル、エンジンフード、トランクリッド、ピックアップトラックのエンドゲート等の自動車部品のヘミング加工を、金型全体の交換を行わずに金型の一部分を可動可能にして金型を自在に組み替え、連続的に高生産効率で行うことができるヘミング加工金型を提供する。 - 特許庁

The molecular transistor of the three-terminal device comprises at least one highly-branched organic molecular chain coupled to a conjugate oligomer at the side of a molecular wire that couples the conductive conjugate oligomer connected with a source drain and a drain electrode at its both ends and a conductive metal in a straight chain shape, and also comprises gate electrodes composed of the conductive metals at tail ends of the organic molecular chain.例文帳に追加

両端にソース電極とドレイン電極を接続した電導性共役オリゴマーと導電性金属とを直鎖状に結合した分子ワイヤーの側面に、前記共役オリゴマーに結合する少なくとも１個の高度に分岐した有機分子鎖を有し、前記有機分子鎖のそれぞれの分岐末端に導電性金属からなるゲート電極を備えた三端子素子の分子トランジスタである。 - 特許庁

To reliably suppress light leakage current without reducing a pixel aperture ratio necessary for projecting transmitted light on a screen, in a liquid crystal display device 42 provided with an active layer 35 in the position corresponding to a part where a metal wiring layer 33 including a source wiring layer 33a for inputting a data signal to the active layer 35 and a gate wiring layer 32 are crossing each other.例文帳に追加

活性層３５にデータ信号を入力するためのソース配線層３３ａを含むメタル配線層３３と、ゲート配線層３２とが交差する部位に対応する位置に活性層３５を備えた液晶表示装置４２において、透過した光をスクリーン上などに投影するために必要な画素開口率を低下させることなく、光リーク電流を確実に抑制する。 - 特許庁

To provide a surface-sizing agent which is used for making paper, can exhibit not only a general paper-sizing effect but also an instantaneous sizing effect required for offset printing (especially offset printing for newspaper), and is suitable for a gate roll coating method (namely, little produces insolubles in the presence of an acid or a polyvalent metal and exhibits an excellent sizing effect by the method).例文帳に追加

用紙の一般的なサイズ効果はもとより、オフセット印刷（特に新聞用オフセット印刷）に要求される瞬時サイズ効果を発現でき、かつゲートロール塗工方式に適した（即ち、酸や多価金属の存在下で不溶物が殆ど発生せず、しかも当該方式で優れたサイズ効果を発揮する）製紙用表面サイズ剤を提供すること。 - 特許庁

Since the thermosetting resin is cured by heating in a state where the intermediate member 30 is compressed by relative movement of a pair of metal molds 10,20 in an approaching direction, the compressed intermediate member 30 plays a role of a seal even when viscosity of the thermosetting resin of a liquid state is low and leakage of the thermosetting resin of the liquid state from a runner or a gate can be suppressed.例文帳に追加

一対の金型１０，２０を近接する方向に相対移動して中間部材３０を圧縮した状態で熱硬化性樹脂を加熱硬化するので、液体状の熱硬化性樹脂の粘度が低くても、圧縮された中間部材３０がシールの役割を果たし、ランナーやゲートなどから液体状の熱硬化性樹脂が漏れ出ることを抑制できる。 - 特許庁

The separator for the fuel cell is obtained by carrying out the injection molding of a compound which contains resin and an electrically conductive material having an expanded graphite of 5 to 100 mass% in a weight ratio of 20:80 to 60:40 using a metal mold which has a gate area ratio of 20 to 100% to the cross section area of the thickest portion of the separator.例文帳に追加

膨張黒鉛を５〜１００質量％の割合で含む導電性材料と、樹脂とを、重量比で樹脂：導電性材料＝２０：８０〜６０：４０の割合で含む成形材料を、得られる燃料電池用セパレータの最も肉厚の部分の断面積の２０〜１００％となるゲート面積の成形金型を用いて射出成形する。 - 特許庁

This driving circuit is provided with a semiconductor switching element having C-MOS (complementary metal-oxide semiconductor) structure which receives the feeding of power from a picture signal wiring and which samples the potential of a picture signal and capacitances provided among respective gate electrodes of the P-channel transistor and the N-channel transistor of the semiconductor switching element having the C-MOS structure and the picture signal wiring.例文帳に追加

画像信号配線からの給電を受け、画像信号の電位をサンプリングするＣ—ＭＯＳ構成の半導体スイッチング素子と、前記Ｃ−ＭＯＳ構成の半導体スイッチング素子のＰチャネルトランジスタおよびＮチャネルトランジスタのそれぞれのゲート電極と前記画像信号配線との間に設けられた容量とを備えたことを特徴とする駆動回路。 - 特許庁

In the driving circuit of the plasma display device, the temperatures of respective components of entire MOS(metal oxide semiconductor) transistors 47a to 47h which are connected in parallel are uniformized by controlling heat evolution due to power losses of respective MOS transistors 47a to 47h while controlling electrically conductive times of the respective MOS transistors 47a to 47h by selecting individually gate resistances 48, 49 of them.例文帳に追加

プラズマディスプレイ装置の駆動回路において、並列に接続されたＭＯＳトランジスタ４７ａ〜４７ｈのゲート抵抗４８，４９を個別に選定し、それぞれのＭＯＳトランジスタ４７ａ〜４７ｈの導通時間を制御することによりそれぞれのＭＯＳトランジスタ４７ａ〜４７ｈでの電力損失による発熱を制御し、全てのＭＯＳトランジスタ４７ａ〜４７ｈの部品温度を均一にする。 - 特許庁

Using a thin film 50 of crystalline sapphire formed on a substrate 1 as a seed, a single crystal silicon layer 7 is formed from a low melting point metal layer of molten polysilicon through heteroepitaxial growth and the single crystal silicon layer 7 is employed in a top gate type MOSFET of an electrooptic device, e.g. a display section-peripheral drive circuit integrated LCD.例文帳に追加

基板１に形成した結晶性サファイア薄膜５０をシードにして多結晶シリコン等を溶解した低融点金属層からヘテロエピタキシャル成長により単結晶シリコン層７を形成し、この単結晶シリコン層７を表示部−周辺駆動回路一体型のＬＣＤなどの電気光学装置のトップゲート型ＭＯＳＴＦＴに用いる。 - 特許庁

A heterojunction field effect semiconductor device includes an electron traveling layer 31; first and second electron supply layers 32, 33; a cap layer 34; a source electrode 8; a drain electrode 9; a gate electrode 10; an insulation film 11 made of a silicon oxide; and a p-type metal oxide semiconductor film 12.例文帳に追加

本発明に従うヘテロ接合型電界効果半導体装置は、電子走行層３１と、第１及び第２の電子供給層３２，３３と、キャップ層３４と、ソース電極８と、ドレイン電極９と、ゲート電極１０と、シリコン酸化物から成る絶縁膜１１と、ｐ型金属酸化物半導体膜１２とを有している。 - 特許庁

To provide a liquid crystal display panel and a method of manufacturing the same, securing moisture resistance of a top gate type TFT while using an insulating film much thinner than the conventional protective insulating film as an insulating film covering the surface of metal wiring, the surface of which is formed of Mo.例文帳に追加

表面がＭｏで形成された金属配線の表面を被覆する絶縁膜として従来の保護絶縁膜よりも極めて薄い絶縁膜を使用しながらも、トップゲート型ＴＦＴの耐湿性を確保し、更に、層間樹脂膜の浮きや剥がれを抑制することができる液晶表示パネル及びその製造方法を提供すること。 - 特許庁

The fine pores reach the cathode electrode lines 13 through the insulation layer 14 and the gate electrode lines 15, a projecting structure made of metal having a trapezoidal cross section is projectingly provided in each fine pore, and on its upper surface part an electron emitting part is formed, having a carbon nanotube erected on a surface thereof.例文帳に追加

各微細孔１７は、上記絶縁層１４とゲート電極ライン１５とを貫通してカソード電極ライン１３に到達し、微細孔１７内には金属製の断面が台形状の凸構造１６１が突設され、その上面部に、表面にカーボンナノチューブ１６ａが立設された電子放出部１６が形成されている。 - 特許庁

A semiconductor device, nMOS SGT220, is constituted from a first n^+ type silicon layer 113, a first gate electrode 236 containing metal, and a second n^+ type silicon layer 157, which are collaterally arranged on a first columnar silicon layer 232 vertically arranged on a first planar silicon layer 234.例文帳に追加

本発明の半導体装置は、ｎＭＯＳ ＳＧＴ２２０であり、第１の平面状シリコン層上２３４に垂直に配置された第１の柱状シリコン層２３２表面に並んで配置された、第１のｎ^＋型シリコン層１１３と、金属を含む第１のゲート電極２３６と、第２のｎ^＋型シリコン層１５７とから構成される。 - 特許庁

To provide an organic electroluminescence element which can reduce the number of mask processes than the conventional one by forming a connecting interconnection line for electrically connecting elements at the time of forming a metal interconnection line and a gate electrode at the same time and at the time of forming a first electrode and thereby can shorten the processes and reduce a manufacturing cost, and also to provide its manufacturing method.例文帳に追加

金属配線及びゲート電極を同時に形成したり、第１電極を形成する時、素子を電気的に連結する連結配線を形成することによって、従来に比べて、マスク工程の数を減少させることができ、これにより、工程を短縮することができ、製造コストを節減することができる有機電界発光素子及びその製造方法を提供する。 - 特許庁

The gate electrode 20 is provided with: a seed layer 31 formed by reducing at least parts of selectively introduced metal ions to at least part of the organic resin layer 15, and provided to the substrate 14 to be processed in a way of including an exposed part exposed from the organic resin layer 15; and a metallic layer 32 provided to at least part on the seed layer 31.例文帳に追加

ゲート電極２０に、有機樹脂層１５の少なくとも一部に選択的に導入された金属イオンの少なくとも一部を還元させてなり、有機樹脂層１５から露出する露出部を有するように被処理基板１４に設けられたシード層３１と、シード層３１上の少なくとも一部に設けられた金属層３２とを備えさせる。 - 特許庁

This manufacture is one for forming a CoSi2 film in a gate electrode 26 and source/drain regions 32, 34, and ions are injected to a Si substrate to form impurity layers 32, 34, and next a mask oxide film 30 is removed, and a high concentration As existing region 36 as a silicide reaction hindering layer is exposed to a metal face.例文帳に追加

本方法は、ゲート電極２６及びソース／ドレイン領域３２、３４にＣｏＳｉ_2 膜４０を形成する方法であって、Ｓｉ基板にイオン注入して不純物層３２、３４を形成し、次いでマスク酸化膜３０を除去して、シリサイド反応阻害層となる高濃度Ａs 存在域３６を金属面に露出させる（図３（ｂ））。 - 特許庁

Since incident ion charges escape through the first and second P-type diffusion layers 7 and 11 at dry etching for the formation of the metal wirings, charge up will not take place on the first and second gate electrodes 4 and 6 or the characteristics will not become unbalanced by charge up and thereby no difference appears in the characteristics between transistors.例文帳に追加

上記構成をとることにより金属配線を形成する時のドライエッチングを行っても、入射イオン電荷が第一のＰ型拡散層７および第二のＰ型拡散層１１を通じて逃れるので第一のゲート電極４と第二のゲート電極６がチャージアップしない、あるいはチャージアップしてもアンバランスが生じないためトランジスタ間の特性に差が発生しない。 - 特許庁

To provide a fluorescent X-ray analyzer which analyzes hafnium and tantalum on a semiconductor substrate in a semiconductor integrated circuit manufacturing process for forming hafnium oxide film being a high dielectric gate insulating film and tantalum nitride film being a barrier metal film with high sensitivity and high precision, with one iridium X-ray tube, and also to provide an fluorescent X-ray analyzing method.例文帳に追加

高誘電体ゲート絶縁膜である酸化ハフニウム膜、バリアメタル膜としてタンタル窒化膜を製膜する半導体集積回路製造プロセスにおける半導体基板上のハフニウム、タンタルを１本のイリジウムＸ線管で高感度、高精度に分析することができる蛍光Ｘ線分析装置およびその方法を提供することを目的とする。 - 特許庁

Here, the doping of C is important to give a surface channel CMOS device provided with the mid gap metal gate while an excellent short channel effect is maintained by holding the shallow B profile through the additional degree of freedom to relaxing the diffusion of B (even in the case of the subsequent activation heat cycle).例文帳に追加

ここで、Ｃ共ドーピングは、（後続のアクティベーション熱サイクルの際にも）Ｂの拡散を弱める追加の自由度を与えて浅いＢプロファイルを保持し、これは、良好な短チャネル効果を保持しながらミッドギャップ金属ゲートを備える表面チャネルＣＭＯＳデバイスを与えるために重要である。 - 特許庁

The method for manufacturing a semiconductor device comprises a process for forming a first SiO_2 film on a silicon substrate 1, a process for forming a high-permittivity insulating film containing a transition metal on the first SiO_2 film, a process for forming a second SiO_2 film on the high-permittivity insulating film, and a process for forming a gate electrode on the second SiO_2 film.例文帳に追加

シリコン基板１の上に第１のＳｉＯ_２膜を形成する工程と、この第１のＳｉＯ_２膜の上に、遷移金属を含む高誘電率絶縁膜を形成する工程と、この高誘電率絶縁膜の上に第２のＳｉＯ_２膜を形成する工程と、この第２のＳｉＯ_２膜の上にゲート電極を形成する工程とを有する。 - 特許庁

In growing the carbon nanotube 230 on the nickel membrane 231 by vapor phase synthesis in the reaction jar 101 of microwave plasma CVD device, only cathode line film 202 is set at a lower electric potential than the metal mesh by the bias power source and the gate line film 204 is set at the same potential as the metal mesh, and the carbon nanotube 230 is grown only on the nickel membrane 231 over the cathode line film 202.例文帳に追加

マイクロ波プラズマＣＶＤ装置の反応槽１０１内で、気相合成によりニッケル膜２３１上にカーボンナノチューブ２３０を成長させる際、カソードライン薄膜２０２のみをバイアス電源により金属メッシュよりも低い電位に設定し、ゲートライン薄膜２０４は金属メッシュと同じ電位として、カソードライン薄膜２０２上のニッケル膜２３１のみにカーボンナノチューブ２３０を成長させる。 - 特許庁

The semiconductor element comprises a semiconductor substrate, having a source/drain region, a gate electrode formed on the semiconductor substrate, a first IMD formed on the semiconductor substrate and having a first damascine pattern, a first barrier layer formed inside the damascine pattern, a first metal wiring formed on the first barrier layer, and a first metal cap layer formed inside the first damascine pattern.例文帳に追加

本発明による半導体素子は、ソース／ドレーン領域を有する半導体基板、前記半導体基板上に形成されたゲート電極、前記半導体基板上に形成されて，第１ダマシンパターンを有する第１のＩＭＤ、前記ダマシンパターン内に形成される第１バリア層、前記第１バリア層上に形成される第１金属配線、前記第１ダマシンパターン内に形成される第１メタルキャップ層、が含まれる。 - 特許庁

A film obtained from the composition is useful as a hole injection layer in organic electronic devices, including electroluminescent devices such as, for example, organic light-emitting diode (OLED) displays, as a hole extraction layer in organic optoelectronics devices such organic photovoltaic devices, and in combination with metal nanowires or carbon nanotubes in applications such as drain, source, or gate electrodes in thin film field effect transistors.例文帳に追加

本発明の組成物から得られる膜は、例えば有機発光ダイオード（ＯＬＥＤ）ディスプレイ等のエレクトロルミネッセンスデバイスを含む有機エレクトロニクスデバイスにおける正孔注入層として、有機光電デバイス等の有機オプトエレクトロニクスデバイスにおける正孔引抜き層として、金属ナノワイヤーまたはカーボンナノチューブと組み合わせて薄膜電界効果トランジスタにおけるドレイン、ソースまたはゲート電極等の用途に有用である。 - 特許庁

To prevent lowering of refresh performance by forming a silicide film on a gate electrode and preventing silicide formation metal from dispersing on the source and the drain of an access transistor in a state that the source and the drain of the access transistor of a memory cell area is covered with a sufficient thick insulation film regardless of the areas in a semiconductor memory device and its manufacturing method provided with a memory cell area and a logic area.例文帳に追加

メモリセル領域とロジック領域を備えた半導体メモリ装置とその製造方法において、メモリセル領域のアクセストランジスタのソース、ドレインをそれらの面積に拘わらず充分な厚さの絶縁膜で覆った状態で、そのゲート電極上にシリサイド膜を形成し、アクセストランジスタのソース、ドレインにシリサイド形成金属が拡散するのを阻止し、リフレッシュ性能の低下を防止する。 - 特許庁

The method for forming a triode structure of a field emission display includes a step of preparing a transparent substrate, a step of patterning a conductive paste layer containing catalytic metal on the transparent substrate to form a cathode layer, a step of forming a gate structure on the cathode layer and the transparent substrate by a process of sandblasting or photolithography, and a step of forming an isomeric carbon emitter on the cathode layer.例文帳に追加

透明基板を準備するステップと、前記透明基板の上に金属触媒を含有する導電性ペーストを付着させ、導電性ペースト層をパターン化して陰極電極層を形成するステップと、砂吹き法または写真平板法プロセスにより前記陰極電極層と前記透明基板上にゲート構造を作成するステップと、前記陰極電極層上部に異性炭素エミッターを作成するステップとからなる電界放射ディスプレイ用の三極構造を形成させる。 - 特許庁