「PCI Bus」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

When the residual amount of the FIFO 20 is reduced below a certain value as reading is carried out at a video transfer control part 21, the PCI bus control part 19 uses a mask part 27 to mask the PCI bus use request signals of the other master devices and occupies the PCI bus by continuing to acquire the right to use the PCI bus at the master device of its own PCI slot 0(16).例文帳に追加

ビデオ転送制御部２１の読出しでＦＩＦＯ２０の残量が少ない一定値以下になった場合は、ＰＣＩバス制御部１９は、他のマスタデバイスのＰＣＩバス使用要求信号をマスク部２７でマスクし、ＰＣＩバス使用権を自らのＰＣＩスロット０（１６）系のマスタデバイスで取得し続けＰＣＩバスを占有する。 - 特許庁

The Accelerated Hub Architecture provides twice the bandwidth of the traditional PCI bus architecture at 266 MB per second. 例文帳に追加

AHA（強化ハブアーキテクチャ）は、１秒当り266MBで従来のPCIバスアーキテクチャの２倍の帯域幅を提供する。 - コンピューター用語辞典

Multiple user logic including SDRAM controller, PCI host bridge, and system control registers can be accessed through the bus slave. 例文帳に追加

SDRAMコントローラを含む複数ユーザ論理、PCIホストブリッジ、およびシステム制御レジスタは、このバススレーブを通してアクセスできる。 - コンピューター用語辞典

In contrast to the traditional single-board design, NLX uses a riser card to carry PCI, ISA and AGP bus data. 例文帳に追加

伝統的な単一ボード設計とは対照的に、NLXはPCI、ISAおよびAGPバスデータをのせるライザーカードを使う。 - コンピューター用語辞典

When thisoption is specified, the X server scans the PCI bus, and prints out someinformation about each device that was detected. 例文帳に追加

\\-scanpciこのオプションが指定されると、X サーバは PCI バスをスキャンし、検出されたそれぞれのデバイスに関する情報を出力する。 - XFree86

To avoid command errors, concerning a PCI bus control system in which an initiator and targets are connected with each other by PCI buses.例文帳に追加

イニシエーターとターゲットとをＰＣＩバスにより接続したＰＣＩバス制御システムに関し、コマンドエラーを回避する。 - 特許庁

To provide a method, a system and a device for supplying an input/ output adapter with data from a PCI-PCI bus bridge.例文帳に追加

ＰＣＩ−ＰＣＩバス・ブリッジから入出力アダプタにデータを供給する方法、システム、および装置を提供すること。 - 特許庁

A PCI control circuit 23 generates a control signal for controlling a PCI bus 10 with the reference clock.例文帳に追加

ＰＣＩ制御回路２３は、ＰＣＩバス１０を基準クロックで制御するための制御信号を発生する。 - 特許庁

To provide a PCI card, a motherboard, a PCI bus system, a control method and a program, for suppressing performance degradation at a failure.例文帳に追加

障害時の性能低下を抑えることができるＰＣＩカード、マザーボード、ＰＣＩバスシステム、制御方法、及びプログラムを提供する。 - 特許庁

Four read requests of respective CMYK colors are serially issued from an image processor 3 to an image memory access control part 21 through a PCI Express serial bus 20.例文帳に追加

画像処理装置３からPCI Expressシリアルバス20を介して画像メモリアクセス制御部21に、CMYK各色の４回のリードリクエストを連続して発行する。 - 特許庁

To enable a streaming memory controller to have a much higher data transfer speed by modifing a standard PCI data bus configuration for driving a high-speed printer.例文帳に追加

高速プリンタを駆動する標準PCIデータバス構成を修正して、より高いデータ転送速度を可能にすることである。 - 特許庁

A PCI-PCI bridge 300 makes a cable connection between a PCI bus (primary) 2 on the side of a computer main body 100 and a PCI bus (secondary) 3 on the side of an extension unit 200 for function extension and is divided physically into two controllers (P-PCI bridge 300a and S-PCI bridge 300b) for the cable connection.例文帳に追加

ＰＣＩ−ＰＣＩブリッジ３００は、コンピュータ本体１００側のＰＣＩバス（プライマリ）２と機能拡張用の拡張ユニット２００側のＰＣＩバス（セカンダリ）３とをケーブル接続するものであり、このケーブル接続を行うために、物理的に２つのコントローラ（Ｐ−ＰＣＩブリッジ３００ａ，Ｓ−ＰＣＩブリッジ３００ｂ）に分割されている。 - 特許庁

A PCI(peripheral component interconnect)-PCI bridge which connects a primary PCI bus 2 to a secondary PCI bus 4 consists of two physically different controllers, i.e., a primary PCI serial transfer controller 15 which is placed on the PC(personal computer) main body 100 side and a secondary PCI serial transfer controller 35 which is placed on the docking station 200 side.例文帳に追加

プライマリＰＣＩバス２とセカンダリＰＣＩバス４間をつなぐＰＣＩ−ＰＣＩブリッジは、ＰＣ本体１００側に配されたプライマリＰＣＩシリアル転送コントローラ１５と、ドッキングステーション２００側に配されたセカンダリＰＣＩシリアル転送コントローラ３５との２つの物理的に異なるコントローラから構成される。 - 特許庁

A PCI-PCI bridge for connecting a primary PCI bus 2 and a secondary PCI bus 4 is composed of two physically different controllers of a primary PCI serial transfer controller 15 arranged on the side of a main body 100 of PC and a secondary PCI serial transfer controller 35 arranged on the side of a docking station 200.例文帳に追加

プライマリＰＣＩバス２とセカンダリＰＣＩバス４間をつなぐＰＣＩ−ＰＣＩブリッジは、ＰＣ本体１００側に配されたプライマリＰＣＩシリアル転送コントローラ１５と、ドッキングステーション２００側に配されたセカンダリＰＣＩシリアル転送コントローラ３５との２つの物理的に異なるコントローラから構成される。 - 特許庁

In one embodiment, when the PCI-PCI bus bridge receives a request of data from the input/output adapter, the PCI-PCI bus bridge determines whether the requested data are included in a cache memory in the bridge or not, and, when included, supplies the input/output adapter with the data.例文帳に追加

１実施形態では、ＰＣＩ−ＰＣＩバス・ブリッジが、入出力アダプタからデータの要求を受け取ったとき、ＰＣＩ−ＰＣＩバス・ブリッジが、要求されたデータがブリッジ内のキャッシュ・メモリ内に含まれるかを判定し、含まれていれば入出力アダプタに供給する。 - 特許庁

After a reset cancel, the PCI bus conversion LSI 21 automatically outputs address data to the address bus of an extension board bus 24.例文帳に追加

ＰＣＩバス変換ＬＳＩ２１は、リセット解除後に、自動的にＰＡＬ２３にアドレスデータを拡張ボードバス２４のアドレスバスに出力する。 - 特許庁

A bus mounting plate is extended or metallic parts are joined to the bus mounting plate and are extended in parallel to a substrate of a PCI standard bus extension card.例文帳に追加

バス取り付けプレートを延長、又はバス取り付けプレートに金属部品を接合し、ＰＣＩ規格バス拡張カードの基板と平行に伸ばす。 - 特許庁

The HDD controller 1 has a master mode in which the HDD controller 1 itself becomes the bus master of an PCI bus in execution of high-speed burst transfer of data and a slave mode in which it becomes a slave of the PCI bus.例文帳に追加

ＨＤＤコントローラ１は、データの高速バースト転送を実行するに際し、ＨＤＤコントローラ１自身がＰＣＩバスのバスマスタになるマスタモードとＰＣＩバスのスレーブになるスレーブモードとをもつ。 - 特許庁

When a scanner 123A reads in a document, the scanner 123A becomes a bus master of a PCI bus 125 and executes transfer of read data to an image memory 122A through successive PCI bus transactions (1).例文帳に追加

スキャナ１２３Ａによって原稿を読み取ると、スキャナ１２３ＡはＰＣＩバス１２５のバスマスタとなり、画像メモリ１２２Ａをターゲットとし、次々とＰＣＩバストランザクションにて読み取ったデータの転送を実行する（▲１▼）。 - 特許庁

To select the bus transfer capability of a PCI controller on a PCI bus and the occupation rate of a memory bus by a memory controller as desired.例文帳に追加

ＰＣＩコントローラによるＰＣＩバス上におけるバス転送能力とメモリコントローラによるメモリバスの占有率とを所望に選択可能にする。 - 特許庁

Depending upon setting contents of the register fields, it is made easy to obtain an adequate solution for a tradeoff between the bus transfer capability of the PCI controller on the PCI bus and the occupation rate of the memory bus by the memory controller.例文帳に追加

レジスタフィールドの設定内容次第で、ＰＣＩコントローラによるＰＣＩバス上におけるバス転送能力とメモリコントローラによるメモリバスの占有率とのトレードオフに対して妥当な解決を図り易くなる。 - 特許庁

After the card on the relevant PCI bus is released or inserted (S105), the value of a register operable in 66 MHz is read from the card on the relevant PCI bus and it is discriminated whether operation in 66 MHz is enabled as an entire bus or not (S108).例文帳に追加

該当ＰＣＩバス上のカードの抜去または挿入を行った後(S105)、該当ＰＣＩバス上のカードから６６ＭＨｚ動作可能レジスタの値を読み取り、バス全体として６６ＭＨｚ動作可能かどうか判断する(S108)。 - 特許庁

CompactPCI utilizes the Eurocard form factor popularized by the VME bus. 例文帳に追加

コンパクトPCIはVMEバスで一般的となったユーロカードの形状因子を利用している. - コンピューター用語辞典

METHOD, SYSTEM AND PCI BUS SYSTEM FOR LIMITING DESTRUCTION OF WRITE DATA例文帳に追加

書き込みデータの破壊を制限する方法及びシステムとＰＣＩバス・システム - 特許庁

To avoid primary system stop by PCI bus error processing on the primary side.例文帳に追加

プライマリ側のＰＣＩバスエラー処理によるプライマリシステム停止を回避する。 - 特許庁

The stall detection part 55 monitors/detects a stall state of the PCI bus.例文帳に追加

ストール検出部５５は、ＰＣＩバスのストール状態を監視・検出する。 - 特許庁

To provide a bus bridge circuit corresponding to a device which is not corresponding to PCI power management yet.例文帳に追加

ＰＣＩパワーマネージメントに未対応のデバイスにも対応できるバスブリッジ回路を得る。 - 特許庁

The card type computer 10 is installed to a PCI bus slot of the host computer.例文帳に追加

カード型コンピュータ１０は、ホストコンピュータのＰＣＩバススロットに装着される。 - 特許庁

Whereby the number of control lines can be reduced in comparison with, for example, PCI in a constitution of the bus.例文帳に追加

これにより、例えばＰＣＩと比較して制御線の数を減らしたバス構成にすることができる。 - 特許庁

The copyright protection LSI203 outputs the encrypted program content over a PCI bus.例文帳に追加

そして、著作権保護ＬＳＩ２０３は、暗号化した番組コンテンツをＰＣＩバス上に出力する。 - 特許庁

PCI BUS CONTROLLER, AND IMAGE COMMUNICATION DEVICE AND DIGITAL COPIER HAVING THE SAME例文帳に追加

ＰＣＩバス制御装置およびこれを備えた画像通信装置ならびにデジタル複写機 - 特許庁

An arbiter is provided for selecting one of input/output adapters to use a PCI bus.例文帳に追加

ＰＣＩバスを使用する入出力アダプタの１つを選択するアービタが提供される。 - 特許庁

In this way, the general-purpose I/O LSI 221 can use a PCI bus 207.例文帳に追加

これにより、汎用Ｉ／Ｏ ＬＳＩ２２１はＰＣＩバス２０７の使用が可能となる。 - 特許庁

The CPU 42 and the CPU interface part 12 are connected through a PCI bus 28.例文帳に追加

ＣＰＵ４２とＣＰＵインターフェース部１２とは、ＰＣＩバス２８により接続される。 - 特許庁

To prevent the hang-up of a PCI-X bus to be generated when the transfer origin of data aborts.例文帳に追加

データの転送元のアボードによって発生するＰＣＩ−Ｘバスのハングアップを防止する。 - 特許庁

To provide a mode setting method for a hot plug of a PCI device, to support functions unique to a platform for a PCI device added by hot add, and to provide a system with a PCI bus.例文帳に追加

ホットアッドにより追加されたＰＣＩデバイスに対してプラットフォーム固有の機能をサポートすることができるＰＣＩデバイスのホットプラグにおけるモード設定方法及びＰＣＩバスを有するシステムを提供することにある。 - 特許庁

To provide a method, a system and a PCI bus system which limit the destruction of PCI burst writing operation and then increase effective PCI bandwidth, to limit the destruction of write data.例文帳に追加

ＰＣＩバースト書き込み操作の破壊を制限し、それによって有効なＰＣＩ帯域幅を高めることを可能とする、書き込みデータの破壊を制限する方法及びシステムとＰＣＩバス・システムを提供。 - 特許庁

Each of the upstream and downstream PCI express-network bridges 105, 108 includes: a PCI express adapter terminating a PCI express bus; a network adapter terminating a link with the Ethernet switch 106; and a control part encapsulating a TLP (Transaction Layer Pakcet) into a frame wherein a MAC address of a bridge connected with a destination of the TLP is set as a destination, and transmitting/receiving it.例文帳に追加

各上流及び下流PCIエクスプレス-ネットワークブリッジ105、108は、PCIエクスプレスバスを終端するPCIエクスプレスアダプタと、イーサネットスイッチ106との間のリンクを終端するネットワークアダプタと、TLPをそのあて先が接続するブリッジのMACアドレスをあて先とするフレームにカプセル化して送受信する制御部とを備える。 - 特許庁

To transmit a response packet to a target, which is the original request source node, even if, after issuing a request from a node to another, a bus ID/a device ID is replaced in the PCI-Express switch before the above another node makes a response to the request source node in a PCI-Express communication system, which uses a PCI-Express switch.例文帳に追加

PCI-Expressスイッチを用いたPCI-Express通信システムにおいて、あるノードから他のノードにリクエストが発行された後、他のノードからリクエスト元のノードにレスポンスが返されるまでにPCI-Expressスイッチ内でバスＩＤ／デバイスＩＤの付替えが発生しても、レスポンスパケットを当初のリクエスト元のノードであるターゲットに送付できるようにする。 - 特許庁

A PCI bus monitor circuit 200 monitors the target address of a command performed on the PCI bus 10 and the target operation signals a20 to d50 from the PCI devices a100 to d130 and sends an error report signal 210 to the processor part 1 if multiple PCI target devices respond in one PCI cycle.例文帳に追加

ＰＣＩバス監視回路２００は、ＰＣＩバス１０上で実行されるコマンドのターゲットアドレスおよび複数のＰＣＩデバイスａ１００〜ｄ１３０からのターゲット動作信号ａ２０〜ｄ５０を監視し、１つのＰＣＩサイクルに対して複数のＰＣＩターゲットデバイスが応答した場合にプロセッサ部１にエラー報告信号２１０を上げる。 - 特許庁

A computer device has its processor part 1 connected to PCI devices a100 to d130 through a PCI bus 10 and the PCI devices a100 to d130 activate target operation signals a20 to d50 when operating as PCI target devices.例文帳に追加

プロセッサ部１がＰＣＩバス１０を介して複数のＰＣＩデバイスａ１００〜ｄ１３０に接続されたコンピュータ装置において、複数のＰＣＩデバイスａ１００〜ｄ１３０は、ＰＣＩターゲットデバイスとしての動作時にターゲット動作信号ａ２０〜ｄ５０をアクティブにする。 - 特許庁

The PCI data transfer apparatus for transmitting/receiving data among a plurality of PCI devices through a PCI bus is provided with a synchronization control part for generating a competition state of transfer timing of respective PCI devices and finding out the optimum value of the retry time to control the transfer timing.例文帳に追加

ＰＣＩバスを介して複数のＰＣＩデバイス間でデータを送受信するＰＣＩデータ転送装置において、複数のＰＣＩデバイスのそれぞれの転送タイミングの競合状態を発生させ、リトライ時間の最適値を求めて転送タイミングを制御する同期制御部を備える。 - 特許庁

Each of the circuits 124, 126 and 128 includes one PCI interface constructed so as to directly interface a PCI bus and at least one input interface constructed so as to directly interface the output interface of the circuit 122.例文帳に追加

第2の集積回路の各々は、PCIバスとのインターフェイスをとるよう構成されたPCIインターフェイスと第1の集積回路の出力インターフェイスとの直接的なインターフェイスをとるよう構成された少なくとも1つの入力インターフェイスとを含む。 - 特許庁

To provide a technique for virtually adding a PCI configuration area, which is not owned beforehand by a PCI(peripheral component interconnect) agent device by operating a bus transaction, and for extending a PCI function based on the information of the extended PCI configuration area.例文帳に追加

バス・トランザクションを操作することにより、ＰＣＩエージェント・デバイスが予め保有していないＰＣＩコンフィグレーション領域を仮想的に付加し、それにより拡張されたＰＣＩコンフィグレーション領域の情報をもとにＰＣＩ機能を拡張する技術を提供すること。 - 特許庁

This circuit is composed of one PCI bus control part 5 to be used commonly for plural PCI agents 2-4, function control parts 7-9 for the respective PCI agents and an internal common bus 6 connected between these components for common use.例文帳に追加

複数のＰＣＩエージェント２〜４に共通的に使用される１つのＰＣＩバス制御部５と、各々のＰＣＩエージェントの機能制御部７〜９と、共通的な使用を目的としてこれらの間に接続される内部共通バス６とから構成される。 - 特許庁