「PLd」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a method, a system and a computer program for initializing a programmable logic device (PLD), using a direct memory access (DMA).例文帳に追加

直接メモリアクセス（ＤＭＡ）を使用してプログラム可能論理装置（ＰＬＤ）を初期化するための方法、システム及びコンピュータ・プログラムを提供する。 - 特許庁

The register allowed the construction is composed to accept user-specified address information related to the PLD and to store it.例文帳に追加

その構成可能なレジスタは、ＰＬＤに関連付けされたユーザ指定のアドレス情報を受け入れ、かつそれをストアするように構成されている。 - 特許庁

This storage system 100 has: the PLD 217 controlling data transfer between another device 1 and a medium drive 150; and a processor 215.例文帳に追加

ストレージシステム１００が、他の装置（１）とメディアドライブ１５０との間でのデータ転送を制御するＰＬＤ（２１７）と、プロセッサ（２１５）とを備える。 - 特許庁

A PLD (Programmable Logic Device) 41 deletes image data of a range unnecessary to the image processing including the blank region, and deploys the remaining image data to RAM (random access memory) 46.例文帳に追加

ＰＬＤ４１はそのブランク領域を含む、画像処理に不要な範囲の画像データを削除し、残りの部分の画像データをＲＡＭ４６に展開する。 - 特許庁

A microprocessor 1 writes input data in an input/output register of a PLD 2, and the input data written in the input/output register is output to a user logic.例文帳に追加

マイクロプロセッサ１は、ＰＬＤ２の入出力レジスタに入力データを書き込み、入出力レジスタに書き込まれた入力データがユーザロジックに出力される。 - 特許庁

To arrange a flexible PLL circuit on a programmable logic device (PLD), and at least to recapture partially when the PLL is not used.例文帳に追加

柔軟なＰＬＬ回路をプログラマブルロジックデバイス（ＰＬＤ）上に配置し、ＰＬＬを使用しないときは、少なくとも部分的にリキャプチャできるようにする。 - 特許庁

The PLD array is divided into at least one first area and at least one second area which is located adjacent to the at least one first area.例文帳に追加

ＰＬＤアレイは少なくとも１つの第一区域と該少なくとも１つの第一区域に隣接した少なくとも１つの第二区域とに分割されている。 - 特許庁

To provide an information writing/reading system allowing reading of a latest history about write data of a logic device such as a PLD (Programmable Logic Device) from an RFID (Radio Frequency Identification).例文帳に追加

ＰＬＤ等の論理デバイスの書込みデータについての最新履歴をＲＦＩＤより読み出せる情報書込み／読出しシステムを提供する。 - 特許庁

To easily prepare and change a logic circuit diagram on which an FPGA(field programmable gate array)/PLD(programmable logic device) is mounted without accompanying an increase in man-hour or quality degradation of the circuit diagram.例文帳に追加

ＦＰＧＡ／ＰＬＤを搭載した論理回路図の作成や変更を、工数膨大化や回路図の品質低下を伴わずに容易に行う。 - 特許庁

A processor 4 comprises an instruction decoder 32 which responds to a preload instruction PLD[r_0] which triggers a preload operation such as a page table walk and a cache line fetch.例文帳に追加

プロセッサ４は、ページテーブルウォークおよびキャッシュラインフェッチ等の、プレロード操作をトリガするプレロード命令ＰＬＤ〔ｒ_０〕に応答する、命令デコーダ３２を備える。 - 特許庁

The CPU within the IC card forms a decryption circuit within DSP and PLD in the printing apparatus based on the source file to decrypt the encrypted print data.例文帳に追加

ＩＣカード内のＣＰＵはソースファイルから印刷装置内のＤＳＰ、ＰＬＤ内に復号回路を形成し、暗号化された印刷データを復号化する。 - 特許庁

The substrate can make the easy rewritability and the fraud prevention stand together, which are a trade-off relation, by coating the PLD 100 with synthetic resin 106 to prevent a demerit of the tampering but to raise a merit of the general versatility using the rewritable PLD 100.例文帳に追加

書き換え可能なＰＬＤ１００を用い、汎用性を高くするというメリットを生かし、合成樹脂１０６でＰＬＤ１００を被覆することで、不正な書き換えというデメリットを防止するようにしたため、データの書き換え容易性と不正防止というトレードオフの関係にある両者を両立させることができる。 - 特許庁

When "electronic paper" indicating output to a paper-like display device (PLD) 60 is set as one of information output methods, a printer driver for a printer 10 on an information processor 20 creates a print job for outputting this information at the PLD 60 and sends the job to the printer 10.例文帳に追加

情報処理装置２０上の印刷装置１０用プリンタドライバは、情報の出力方法の一つとして、ペーパーライクディスプレイ装置（ＰＬＤ）６０へ出力することを示す「電子ペーパー」が設定されている場合、該情報をＰＬＤ６０で出力するための印刷ジョブを生成して印刷装置１０に送信する。 - 特許庁

When the PLL is not used for a specified user design, it can be used for other purpose by connecting the filter unit to the other portion of the PLD.例文帳に追加

ＰＬＬを特定のユーザ設計で使用しない場合には前記フィルタユニットをＰＬＤの他の部分と接続することにより他の目的に使用することを可能とする。 - 特許庁

For example, the composition unit which can be changed, is a volatile memory (VM) composition unit or it can be product term output of programmable logic device (PLD).例文帳に追加

例えば変更可能な構成ユニットは、揮発性メモリ（ＶＭ）構成ユニットであるか、或いはプログラム可能論理デバイス（ＰＬＤ）の積項出力部であることができる。 - 特許庁

In such a condition, the moment PLD is generated, the moment MF is larger than the moment MR, the flap of the jib 5 is prevented, and a danger of the backward overturning and collapse of the jib 5 can be avoided.例文帳に追加

然るときは、モーメントＰＬ_D が発生して前記モーメントＭ_F がモーメントＭ_R より大となり、ジブ５の煽りが防止されて該ジブ５が後方へ倒回する危険が回避される。 - 特許庁

A FPGA (field programmable gate array) 25a, CPLDs (complex programmable logic devices) 25b, 25c and 25d, a PLD (programmable logic device) 27, SRAMs 28a and 28b, and a flash memory 23 are installed on an LSI integrated board 21A.例文帳に追加

ＬＳＩ集合基板２１Ａには、ＦＰＧＡ（２５ａ、ＣＰＬＤ２５ｂ、２５ｃ、２５ｄ、ＰＬＤ２７と、ＳＲＡＭ２８ａ、２８ｂと、フラッシュメモリ２３が搭載されている。 - 特許庁

When a processing of a program proceeds and constructor sentences for generating hardware objects (HwObject) 6 are executed, the hardware object 6 is arranged over a memory 12 and a PLD (programmable logic device) 13.例文帳に追加

プログラムの処理が進みハードウェア・オブジェクト（hwObject）６を生成するコンストラクタ文が実行されると、メモリ１２とＰＬＤ１３とに跨ってハードウェア・オブジェクト６が配置される。 - 特許庁

Thus, when the pallet 21 is transferred to the pallet loading station PLD-ST 8, 9, the time taken for the worker to search for the material basket 22 is reduced.例文帳に追加

これにより、パレットローディングステーションＰＬＤ−ＳＴ８，９へパレット２１が搬送される場合に、作業者の素材バスケット２２の探索時間の削減を図ることができる。 - 特許庁

To provide a programmable logic device ("PLD") including a redundant architecture suitable for selectively routing a signal through a first or second staggered vertical line.例文帳に追加

第１または第２のスタガ形垂直ラインを通じて選択的に信号をルーティングするのに適する冗長アーキテクチャを含むプログラマブル・ロジック・デバイス（”ＰＬＤ”）を提供する。 - 特許庁

The power source output controlling device 10 calculates an output limiting value PLD of the power supply based on a system request output and the output possible value of the fuel cell 11, and also controls the calculated output limiting value not to be more than a limiting value to the secondary cell 12, then outputs the output limiting value PLD to a motor controlling device 15.例文帳に追加

電源出力制御装置１０は、システム要求出力と燃料電池１１の出力可能値とに基づいて電源装置の出力制限値ＰＬＤを算出し、且つ、算出した該出力制限値が二次電池１２に対する制御値以下となるように制限し、この出力制限値ＰＬＤをモータ制御装置１５へ出力する。 - 特許庁

By the very high-speed deposition technique of a Nd_2Fe_14B film performed by a pulse-laser deposition (PLD), nanometer organizations controlled artificially are so stacked alternately as to create an exchange spring magnet.例文帳に追加

パルスレ−ザディポジッション（ＰＬＤ）によるＮｄ_２Ｆｅ_１４Ｂ膜の超高速堆積技術により、人工的に制御されたナノ組織を交互に積み上げて交換スプリング磁石を作製する。 - 特許庁

Furthermore, the inter connecting circuit for connecting resources in the PLD may be provided with the drive circuit, including at least one transistor having a threshold voltage higher than the nominal threshold voltage.例文帳に追加

また、ＰＬＤ内のリソースを結合するための相互接続回路は、公称閾値電圧より高い閾値電圧を有するトランジスタを少なくとも１つ含む駆動回路を備え得る。 - 特許庁

In order to realize such operation, a plate line driving circuit PLD and a VPl generating circuit VPLG which drive the plate line PL with higher voltage than power source voltage are provided.例文帳に追加

この様な動作を実現するために、電源電圧より高い電圧Ｖplでプレート線ＰＬを駆動するプレート線駆動回路ＰＬＤ及びＶpl発生回路ＶＰＬＧを設ける。 - 特許庁

Each subscriber side communication apparatus 4i checks a destination address included in the write control signal and writes the signal to a memory for a PLD when the signal is addressed to its own apparatus.例文帳に追加

各加入者側通信装置４ｉは、書込み制御信号に含まれた宛先アドレスを見て、その信号が自装置宛ての場合、該当ＰＬＤ用のメモリへ書込みを行う。 - 特許庁

Then connection control over the PLD is performed to obtain an array corresponding to positions of a key sensor unit 32 and a key drive unit 41 fitted to a key 21 as a controlled object of the automatic playing piano.例文帳に追加

そして、自動演奏ピアノの制御対象である鍵２１に取り付けた、キーセンサユニット３２やキードライブユニット４１の位置に対応した配列になるようにＰＬＤの接続制御をする。 - 特許庁

A de-composer 402 converts the second PDL whose format has been converted by the PLD filter 400 into a page image in each color by using the resource stored in the temporary storage part 410.例文帳に追加

デコンポーザ４０２は、一時記憶部４１０が記憶しているリソースを用いて、ＰＤＬフィルタ４００が形式を変換した第２のＰＤＬを各色のページ画像に変換する。 - 特許庁

The PLD circuit includes a first to m-th transistor trains TA1-TAm (m is an integer of two or more) having two or more programmable transistors where each transistor train is connected in series.例文帳に追加

ＰＬＤ回路は、各トランジスター列が直列接続されたプログラマブルな複数のトランジスターを有する第１〜第ｍ（ｍは２以上の整数）のトランジスター列ＴＡ１〜ＴＡｍを含む。 - 特許庁

The circuitry is configurable/re-configurable in various respects and at least some of the configuration/re-configuration can be dynamically controlled (i.e., during user-mode operation of the PLD).例文帳に追加

この回路網は、様々な点で構成可能／再構成可能で、この構成可能／再構成可能の少なくとも一部は、ダイナミックに制御され得る（すなわち、ＰＬＤのユーザモードでの動作中）。 - 特許庁

The serializer circuitry for high-speed serial data transmitter circuitry on a programmable logic device ("PLD") or the like includes circuitry 10 for converting parallel data having any of several data widths to serial data.例文帳に追加

プログラマブルロジックデバイス（「ＰＬＤ」）上の高速シリアルデータ送信回路網などは、任意の幾つかのデータ幅を有するパラレルデータをシリアルデータに変換するための回路網（１０）を含む。 - 特許庁

To prevent that a laser diode is self-broken due to erroneous light emission during configuration (aligning and wiring inner circuit elements) of a PLD when a power source is turned on, in a semiconductor laser control device of an electrophotographic apparatus.例文帳に追加

電子写真装置の半導体レーザ制御装置において、電源投入時のＰＬＤのコンフィグレーション中におけるレーザの誤発光による自己破損を防止する。 - 特許庁

To prolong a lifetime by maintaining the position of a core in a center belt constant, improving the accuracy of a PLD, thereby stabilizing feeding of the belt, and reducing a problem of oblique feeding of a block and a noise.例文帳に追加

センターベルト中の心体の位置が一定し、ＰＬＤの精度も向上することでベルトの走行を安定させ、ブロックの斜行の問題や騒音を低減することができて寿命を延ばす。 - 特許庁

When the camera head 1a is attached on the camera body 1b and power is turned on, the configuration information in the non-volatile memory is transmitted to the camera head, and is set on the PLD 103b of the camera body.例文帳に追加

カメラヘッド１ａがカメラ本体１ｂに装着され電源が投入されたらその不揮発性メモリ内にあるコンフィギュレーション情報がカメラヘッドに送信されカメラ本体のＰＬＤ１０３ｂにセットされる。 - 特許庁

To perform control for suppressing deterioration of throughput of a device with a logic circuit constructed according to information inside a memory on a PLD when a soft error occurs in the memory.例文帳に追加

ＰＬＤ上のメモリ内の情報に従って構築される論理回路を備えた装置において、そのメモリでソフトエラーが発生した場合に、その装置のスループットの劣化を抑えた制御を行えるようにする。 - 特許庁

The PLD 25 loads and processes the detection result of a rotating sensor 15, exchanges the data with a host device 20 and the processor 22, and controls a motor 12 through a motor drive device 26.例文帳に追加

ＰＬＤ２５は、回転センサ１５の検出結果を取り込み処理し、ホスト装置２０およびプロセッサ２２とデータのやりとりを行なうとともに、モータ駆動装置２６を介してモータ１２を制御する。 - 特許庁

A program and an adjustable digital signal processor 104 are used instead of a conventional analog charge pump and a loop filter to constitute a filter element 102 on the programmable logic device (PLD).例文帳に追加

従来のアナログチャージポンプおよびループフィルタの代わりに、プログラムおよび調整が可能なデジタル信号プロセッサ１０４を使用してフィルタエレメント１０２をプログラマブルロジックデバイス（ＰＬＤ）上に構成する。 - 特許庁

The circuitry (10) is configurable/re-configurable in various respects and at least some of the configuration/re-configuration can be dynamically controlled (i.e., during user-mode operation of the PLD).例文帳に追加

該回路網（１０）は様々な観点において構成可能／再構成可能であり、その構成／再構成の少なくとも１部分はダイナミックに（すなわち、ＰＬＤのユーザーモードオペレ−ションの間に）制御され得る。 - 特許庁

The deserializer circuitry (10) for high-speed serial data receiver circuitry on a programmable logic device ("PLD") or the like includes circuitry for converting serial data to parallel data having any of several data widths.例文帳に追加

プログラマブルロジックデバイス（「ＰＬＤ」）などの高速シリアルデータレシーバ回路網用のデシリアライザ回路網（１０）は、シリアルデータを任意の複数のデータ幅を有するパラレルデータに変換するための回路網を含む。 - 特許庁

By interposing a device such as a PLD (Programmable Logic Device) or an FPGA (Field Programmable Gate Array) between the controller and the devices, the controller can easily establish the communication with the plurality of devices by one I/F.例文帳に追加

このコントローラとデバイスとの間にＰＬＤ（Programmable Logic Device）やＦＰＧＡ（Field Programmable Gate Array）等のデバイスを介する事により、コントローラからは一つのＩ／Ｆで複数のデバイスと容易に通信を確立することができる。 - 特許庁

Furthermore, the logic setting data are divided into minimum logic setting data to define a function required for the stable operation of the system and complete logic setting data to define all functions other than that above, the former data are transferred with priority so as to reduce an unstable period of the PLD in system start thereby eliminating instability at a start when the PLD is integrated into an existing system.例文帳に追加

また、論理設定データをシステムの安定動作に必要な機能を定義するための最小限論理設定データと、それ以外の機能を含む全機能を定義するための完全論理設定データとに分割し、前者を優先的に転送することで、システム起動時のＰＬＤの不定状態の期間を短縮することにより、既存システムに組み込む場合の起動時の不安定性を解消する。 - 特許庁

To provide a data writing circuit provided with an in-system programming circuit, capable of performing data rewriting of a PLD without opening of a device door or disassembling within a device while preventing breakage of an element and false operation of an electronic circuit.例文帳に追加

装置扉の開放や装置内の分解を行わずにＰＬＤのデータ書換えを行い、かつ、素子破壊および電子回路の誤動作を防ぐインシステム・プログラミング回路を備えたデータ書込み回路を提供する。 - 特許庁

The programmable logic device (PLD) having one or more programmable logic (PL) regions (11) and one or more conventional input/output regions additionally has one or more peripheral areas (311-314) including specialized circuitry.例文帳に追加

１つ以上のプログラマブルロジック（ＰＬ）領域（１１）および１つ以上の従来式入力／出力領域を有するＰＬＤは、追加で特殊回路網領域を含む１つ以上の周辺エリア（３１１〜３１４）を有する。 - 特許庁

A programmable logic and a general-purpose PLD include a programmable logic and a dedicated processor object for performing or at least helping to perform tasks that it is unduly inefficient to implement in a general-purpose programmable logic.例文帳に追加

プログラマブルロジックと、汎用ＰＬＤは、プログラマブルロジックと、汎用プログラマブルロジックで実現するにはあまりにも非効率的なタスクを実行するか或いは実行するのを少なくとも支援する専用プロセッサオブジェクトとを含む。 - 特許庁

A delay pulse circuit 3 gives an initializing signal V2 to a CONFIC terminal of the PLD 1 when a prescribed time elapses after the voltage V1 from the power supply 4 rises and the voltage V1 is settled.例文帳に追加

ディレイパルス回路３は、電源４の出力する電圧Ｖ１の立ち上がりから所定時間経過して電圧Ｖ１が安定した後、ＰＬＤ１のＣＯＮＦＩＧ端子に初期化設定用信号Ｖ２を供給する。 - 特許庁

The PLD performs data processing as dynamically reconfiguring the virtual three-dimensional logic circuit 120 as the three-dimensional logic circuit including the time parameter, i.e., as reconfiguring the module in order of logic circuits A-D.例文帳に追加

ＰＬＤは、仮想的な三次元論理回路１２０を、時間パラメータを含む三次元論理回路として動的に再構成しながら、つまり、モジュールを論理回路Ａ〜Ｄの順に再構成しながら、データ処理を行う。 - 特許庁